位置:51电子网 » 技术资料 » 新品发布

32位高性能浮点RISC微处理器在西安问世

发布时间:2007/9/1 0:00:00 访问次数:277

       西安交大和航天771所合作的攻关项目“32位高性能浮点RISC微处理器”项目日前通过国家专业测试机构检测。

  集成度约300万管的32位高性能浮点RISC微处理器在该校研制成功,该成果采用国内研发的指令系统,具有完全自主知识产权。

  该微处理器按照超大规模集成电路正向设计流程完成全部设计,采用具有创新思路的低功耗架构、高阶布斯算法、片上总线预选器和内置128K静态随机读写存储器等技术,可完成定、浮点指令集168条指令,32位浮点乘法运算所需时间仅为17.8ns,工艺潜力大,性能拓展和应用前景广泛,适用于航天系统高性能CPU体系的需求以及高端服务器系统、MP3、PDA等技术领域。

  该处理器中断和定、浮点等指令集所有指令工作正常,50MHz频率下动态功耗为164mW,被测芯片全部满足了-55至+125℃国标技术考核要求,实现了一次流片成功。该处理器不仅可以独立运用,而且可以作为知识产权模块芯核嵌入到SOC系统级芯片中,目前已经作为核心IP芯核成功嵌入到中国正在研制的超大规模图像处理芯片中。

  当前,课题组正在继续研发高性能处理器,并准备将该成果应用到西安交大已经开发的高清晰度电视芯片及其它高端消费类电子系统中,在已有基础上,拟与国内外的优势力量联合,开展单片多CPU内核技术的研究与开发,同时开展CPU阵列芯片的操作系统、支撑环境和应用等方面的研究。
  (转自 集成电路产业网新闻管理部)

       西安交大和航天771所合作的攻关项目“32位高性能浮点RISC微处理器”项目日前通过国家专业测试机构检测。

  集成度约300万管的32位高性能浮点RISC微处理器在该校研制成功,该成果采用国内研发的指令系统,具有完全自主知识产权。

  该微处理器按照超大规模集成电路正向设计流程完成全部设计,采用具有创新思路的低功耗架构、高阶布斯算法、片上总线预选器和内置128K静态随机读写存储器等技术,可完成定、浮点指令集168条指令,32位浮点乘法运算所需时间仅为17.8ns,工艺潜力大,性能拓展和应用前景广泛,适用于航天系统高性能CPU体系的需求以及高端服务器系统、MP3、PDA等技术领域。

  该处理器中断和定、浮点等指令集所有指令工作正常,50MHz频率下动态功耗为164mW,被测芯片全部满足了-55至+125℃国标技术考核要求,实现了一次流片成功。该处理器不仅可以独立运用,而且可以作为知识产权模块芯核嵌入到SOC系统级芯片中,目前已经作为核心IP芯核成功嵌入到中国正在研制的超大规模图像处理芯片中。

  当前,课题组正在继续研发高性能处理器,并准备将该成果应用到西安交大已经开发的高清晰度电视芯片及其它高端消费类电子系统中,在已有基础上,拟与国内外的优势力量联合,开展单片多CPU内核技术的研究与开发,同时开展CPU阵列芯片的操作系统、支撑环境和应用等方面的研究。
  (转自 集成电路产业网新闻管理部)

相关IC型号

热门点击

 

推荐技术资料

自制智能型ICL7135
    表头使ff11CL7135作为ADC,ICL7135是... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!