Cadence数字与定制大幅提高布线效率

发布时间:2020/12/5 13:05:55 访问次数:656

Physical-aware时序优化产品，在SOC后端设计中广为人知，并为众多全球顶尖高端SOC芯片设计厂商采纳，已成功用于数十款16nm/10nm SoC芯片流片。下一代物理设计时序优化及签核解决方案，在上一代产品的基础上，进一步优化了软件架构和算法，不仅大幅提升性能，改进QoR,且欲再次掀起“时序优化的革命”, 创造性地提出了Silicon-aware Sign-off 的解决方案。

原生兼容Cadence数字与定制设计流程：Pegasus验证系统与Virtuoso® 定制设计平台无缝整合，支持实时DRC签核检查;采用“正确构建”(correct-by-construction)工作流，设计师得以大幅提高布线效率。

制造商

Texas Instruments

制造商零件编号

ADS1274IPAPT

描述

IC ADC 24BIT SIGMA-DELTA 64HTQFP

对无铅要求的达标情况/对限制有害物质指令(RoHS)规范的达标情况无铅/符合限制有害物质指令(RoHS)规范要求

湿气敏感性等级（MSL） 3（168 小时）

详细描述 24-Bit-Analog-to-Digital-Converter-4-Input-4-三角积分-64-HTQFP（10x10）

位数 24

采样率（每秒） 144k

输入数 4

输入类型差分

数据接口 SPI

配置 ADC

无线电 - S/H:ADC -

A/D 转换器数 4

架构三角积分

参考类型外部

电压 - 电源，模拟 5V

电压 - 电源，数字 1.65V ~ 1.95V

特性 -

工作温度 -40°C ~ 125°C

封装/外壳 64-TQFP 裸露焊盘

供应商器件封装 64-HTQFP（10x10）

安装类型表面贴装

业界愈加注重早期软件开发，从而进一步缩短整体项目时间，这也是我们开发更先进的硬件仿真和 FPGA 原型设计平台的动力所在。Protium S1 为软件开发团队提供完整必需的软硬件组件、全面集成的实现流程、更快的设计启动时间和最先进的调试能力，使其可以提前数月交付更具吸引力的终端产品。

Protium S1是Cadence验证套件家族的新成员，全面符合Cadence系统设计实现(SDE)战略，该战略的宗旨是帮助系统和半导体设计公司以更高的效率生产更完整、更具竞争力的终端产品。该验证套件搭载最先进的核心引擎，采用验证互联技术及方案，帮助客户优化设计质量，提高生产力，满足不同领域和应用的验证需求。

Cadence 同时发布了另一款验证套件引擎 ——业界第一个产品化的第三代多核并行仿真平台Xcelium™。