U842BAFP实用于多级逻辑功能,并且具有更高的集成密度和应用灵活性。日前,超大规模的FPGA容量已达到百万个逻辑门以上,足以将现代CPU及其外围电路这样高度复杂的时序逻辑系统在单个芯片上编程实现。在软件上,亦有相应的操作系统配套。这样,可使整个数字系统(包括软、硬件系统)都在单个芯片上运行,即所谓的SOC①技术。

应用中,应根据实际的需求选择使用GAL、CPLD或FPGA等不同类型的SPLD。对于各种具体器件,一般都开发了计算机辅助设计工具,使它们能够通过硬件描述语言,例如ABEL、ⅤHDL和Verilog进行编程设计(对某种特定器件,有时会对某些语句有所限制),并可将目标码下载到芯片上实现硬件的编程。

本章将在6.7.3节讨论GAL的电路结构和工作原理,有关CPLD和FPGA的详细讨论将分别在7.3节和7.4节进行。

通用阵列逻辑GAL,GAL的基本结构,根据门阵列的结构,可以把现有的GAL器件分为两大类。其中一类GAL的组合逻辑部分与PAL器件基本相似,即与门阵列可编程,或门阵列固定连接,这类器件有GAL16V8,ispGAL16Z8②和GAL20V8等,称为通用型GAL;另一类GAL器件的与门阵列和或门阵列都可编程,GAL39V18属于这一类。

通用型GAL中,GAL16V8有20个引脚,型号中的16表示最多能有16个引脚作为输入端,8表示器件内含8个0LMC,最多可有8个输出端。同理,GAL20V8最大可能的输人端个数是20,最多可有8个输出端。

下面以GAL16V8为例,说明GAL的电路结构和工作原理。图6,7.2所示为GAL16V8的逻辑结构图,它由五部分组成:

8个输人缓冲器(引脚2~9固定为输入端)。

8个输出缓冲器(引脚12~19为输出缓冲器的输出端)。

8个输出逻辑宏单元(0LMC12~19,或门阵列包含在其中)。

可编程与门阵列(由8×8个与门构成,形成64个乘积项,每个与门有32个输人端)。

8个输出反馈/输入缓冲器(图6.7.2中中问一列8个缓冲器)。

sOC系syslem On a Chip的缩写。

isp系in system programmability的缩写,该系列产品具有在线可编程功能.isp功能将在72节中介绍．