时序可编程逻辑器件的主要类型

目前广泛应用的可编程时序逻辑电路主要有通用阵列逻辑(GAL②)、复杂可编程逻辑器件(CPLD③)和现场可编程门阵列(FPGA④)。

通用阵列逻辑,GAL的集成度在1000门以下,属于简单、低密度型时序可编程逻辑器仵SPLD⑤。它是在组合PLD,例如PLA和PAL基础上发展起来的增强型器件,其内部逻辑直接继承了组合PLD的与一或结构,由一个可编程的与门阵列去

驱动一个或门阵列。它的每个输出端都设置了基于图6.7.1原理的OLMC,其具体电路将在6.7.3节中讨论。电路设计者可根据需要编程,对宏单元的内部电路进行不同模式的组合,从而使输出功能具有一定的灵活性和通用性。

复杂可编程逻辑器件,使用CPLD是实现较复杂时序电路的可选方案之一。它内部集成了多个逻辑单元块,每个逻辑块就相当于一个GAL器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源,实现它们之间的信息交换,也可以与周围的I//0模块相连,实现与芯片外部交换信息。与简单PLD相比,CPLD不但提高了集成度,大幅增加了I/0端口和内部连线,而且对可编程逻辑宏单元、可编程1/0以及它们的互连策略做了重大改进。部分CPLD内部还集成E2ROM、FIFo或双口RAM,以适应不同功能的数字系统设计。

现场可编程门阵列,使用FPGA是目前设计高度复杂时序逻辑系统的首选方案之一。它的结构与GAL和CPLD有很大差别,电路设计不受与一或阵列结构的两级组合逻辑限制。芯片内部主要由许多不同功能的可编程逻辑模块组成,靠纵横交错的分布式可编程互连线连接起来,可构成极其复杂的逻辑电路。它更适合于实现多0LMC系0utput Logic Macro Cell的缩写。

GAL系Genenc Array Logic的缩写,是美国LATTICE公司所生产的通用阵列逻辑器件的专用商标

CPLD系Complex Programmable Logic Device的缩写。

FPGA系Field Programmable Gate Array的缩写。

SPLD系sequential PLD的缩写。