在设计PCB布线时,消除磁通量的方法如下。

    (1)保证多层板MAX3232IDBR具有正确的层叠设置和阻抗控制。

   (2)将时钟走线走在返回通路接地平面(多层PCB)、接地网格的附近,单面PCB和双面PCB可以使用接地走线或保护走线与时钟线并行走线。

   (3)仔细选择逻辑组仵,尽量减少组件和走线所辐射的射频频谱分布量。在满足要求的情况下,尽量使用信号沿变化率比较慢的装置。

   (4)通过降低射频驱动电压(来自时钟产生电路,如TL/CMOS)来降低走线的射频电流。

   (5)降低接地骚扰电压,此电压存在于供电和接地平面结构中。

   (6)当必须驱动大电容负载,而所有装置的引脚电位同时切换时,组件必须具有充足的去耦电路。

   (7)将时钟和信号走线进行合理布局,以避免发生阻尼振荡、电压过冲或电压下冲。

   (8)在选定的网格上,使用数据线滤波器和共模扼流圈。

   (9)当提供外部I/0连线时,必须正确使用旁路电容对信号线进行滤波。

   (10)为那些会辐射大量共模射频能量(由组件内部产生)的组件提供一个射频接地良好的散热器。