时钟电路的PCB走线非常关键, R2J20651NP以应做好元器件的布局,从而使时钟走线最短,同时保证时钟线尽量在PCB的一面布线而不通过过孔。当一个时钟必须经过一段长长的路径到达许多负载时,可在负载旁边安装一个时钟缓冲器,这样长轨线(导线)中的电流就小很多了。用于时钟分配的高阻抗缓冲器有助于减小时钟信号的反射和振荡。这里,相对的失真并非重要,长轨线中的时钟沿应尽量圆滑,甚至可用正弦波,然后由负载旁的时钟缓冲器加以整形即可。

  随着电子技术的快速发展,数字逻辑电路板的时钟频率越来越高,现在的微处理器的内部时钟频率已高达5GHz,其高次谐波可达数十吉赫兹,对这类时钟干扰,采用传统的时钟骚扰抑制技术基本上作用甚微。这样就促使产品开发人员去寻找一种更有效的方法来抑制此类高频时钟的骚扰,使其符合EMC检测标准要求。

   时钟频谱扩展技术是一项能够减小时钟骚扰发射的新技术。这种技术对数字电路中的时钟频率进行1%~2%的调制,使其时钟能量扩展到一定频范围内,使得在CIsPR或FCC发射测试中的骚扰幅度显著降低。而较高频率的时钟谐波分量扩散到更宽的频率范围内,使得幅度降低效果更明显。所测的发射减小量取决于频率展宽的相对范围测试接收机的带宽和积分时间常数。通常情况下,使用该技术后,EMI测量接收机测得的骚扰发射降低效果可达7~⒛dB。如图4-1所示是一个时钟及其谐波频率发射改善的示意图。这种方式有一点投机之嫌,但该项技术已被FCC所接受,并在世界范围内广泛应用。