集成锁相环频率合成器LMX2320的原理与应用
发布时间:2007/8/29 0:00:00 访问次数:496
摘要:介绍了美国National Semiconductor公司生产的锁相式频率合成器LMX2320的内部结构及原理功能,深入研究了LMX2320的结构特点,并在此基础上给出了一个基于LMX2320的环路滤波器的设计方案,该方案可较好地满足工程设计中对相位噪声的要求。
关键词:锁相环 频率合成 环路滤波 LMX2320
1 引言
美国国家半导体公司(National
Semiconductor)生产的LMX2320是一种高性能的集成锁相环频率合成器芯片,它在一块很小的芯片内集成了锁相式频率合成器的多种重要部件,使用时只需再合理搭配上一、二块集成电路和少量的外围电路,即可构成一个完整且可靠性很高的频率合成器,该芯片设计应用简单灵活,且能减小系统体积。
2 LMX2320的结构及性能
2.1 LMX2320的结构
图1为LMX2320的结构功能方框图,它主要由数字鉴相器、参考振荡器、参考分频器、程序分频器以及电流开关电荷泵等电路组成。其主要特性如下:
●工作频率高达2.0GHz;
●电源电压范围为2.7~5.5V;
●电流消耗典值为10mA;
●具有64/65或128/129可选的双模前置分频器;
●内含平衡式、低泄漏电荷泵;
●具有节能工作模式。在Vcc=3V时,电流消耗典型值为30μA;
●采用20脚TSSOP封装。
2.2 LMX2320的引脚说明
LMX2320芯片各引脚的功能说明如下(括号内的数字为引脚号):
OSCin(1)、OSCout(3):参考振荡器的输入端、输出端,其中输入端具有Vcc/2的输入门限,由外部CMOS门或TTL门来驱动,也可用作外部提供的参考振荡器缓冲器;
Vp(4):电荷泵的工作电压输入端,其输入电压必须大于Vcc;
Vcc(5):电源电压输入端,范围为-0.3V~+6.5V。电源滤波的旁路电容应尽可能靠近该脚,并直接连接到地;
Do(6):内部电荷泵输出端,可通过环路滤波来控制外部VCO;
GND(7):地;
LD(8):锁定检测输出端,当环路处于锁定状态时,该脚输出高电平并有窄的负脉冲;
Fin(10):前置分频器输入端,小信号输入;
CLK(11):高阻CMOS时钟输入端,数据在时钟的上升沿进入各计数器和寄存器;
DATA(13):高阻COMS二进制串行数据输入端,数据传输顺序为:高位在前低位在后;
LE(14):使能输入端,当LE端变为高电平时,移位寄存器中的数据将送到相应的闭锁。LE电平由高到低或由低到高变化时,CLK端必须保持在低电平(见图2所示的时序图);
FC(15):相位选择控制端,低电平时鉴相器和电荷泵的极性反转;
BISW(16):模拟开关输出端,当LE为高电平时,模拟开关接通
摘要:介绍了美国National Semiconductor公司生产的锁相式频率合成器LMX2320的内部结构及原理功能,深入研究了LMX2320的结构特点,并在此基础上给出了一个基于LMX2320的环路滤波器的设计方案,该方案可较好地满足工程设计中对相位噪声的要求。
关键词:锁相环 频率合成 环路滤波 LMX2320
1 引言
美国国家半导体公司(National
Semiconductor)生产的LMX2320是一种高性能的集成锁相环频率合成器芯片,它在一块很小的芯片内集成了锁相式频率合成器的多种重要部件,使用时只需再合理搭配上一、二块集成电路和少量的外围电路,即可构成一个完整且可靠性很高的频率合成器,该芯片设计应用简单灵活,且能减小系统体积。
2 LMX2320的结构及性能
2.1 LMX2320的结构
图1为LMX2320的结构功能方框图,它主要由数字鉴相器、参考振荡器、参考分频器、程序分频器以及电流开关电荷泵等电路组成。其主要特性如下:
●工作频率高达2.0GHz;
●电源电压范围为2.7~5.5V;
●电流消耗典值为10mA;
●具有64/65或128/129可选的双模前置分频器;
●内含平衡式、低泄漏电荷泵;
●具有节能工作模式。在Vcc=3V时,电流消耗典型值为30μA;
●采用20脚TSSOP封装。
2.2 LMX2320的引脚说明
LMX2320芯片各引脚的功能说明如下(括号内的数字为引脚号):
OSCin(1)、OSCout(3):参考振荡器的输入端、输出端,其中输入端具有Vcc/2的输入门限,由外部CMOS门或TTL门来驱动,也可用作外部提供的参考振荡器缓冲器;
Vp(4):电荷泵的工作电压输入端,其输入电压必须大于Vcc;
Vcc(5):电源电压输入端,范围为-0.3V~+6.5V。电源滤波的旁路电容应尽可能靠近该脚,并直接连接到地;
Do(6):内部电荷泵输出端,可通过环路滤波来控制外部VCO;
GND(7):地;
LD(8):锁定检测输出端,当环路处于锁定状态时,该脚输出高电平并有窄的负脉冲;
Fin(10):前置分频器输入端,小信号输入;
CLK(11):高阻CMOS时钟输入端,数据在时钟的上升沿进入各计数器和寄存器;
DATA(13):高阻COMS二进制串行数据输入端,数据传输顺序为:高位在前低位在后;
LE(14):使能输入端,当LE端变为高电平时,移位寄存器中的数据将送到相应的闭锁。LE电平由高到低或由低到高变化时,CLK端必须保持在低电平(见图2所示的时序图);
FC(15):相位选择控制端,低电平时鉴相器和电荷泵的极性反转;
BISW(16):模拟开关输出端,当LE为高电平时,模拟开关接通