在MOS器件及IC中，AD73311AR栅极下面存在一薄层Si0。，即通称的栅氧（化层）。栅氧的漏电与栅氧质量关系极大，漏电增加到一定程度即可构成击穿，导致器件失效。

   当前由于VLSI技术的进步，一方面器件尺寸在不断缩小，要求栅氧厚度不断减薄，但电源电压并不能随之按比例减小，栅介质所承受的电场强度在不断增加。例如，原来4k位DRAM，栅氧厚度40nm，电源电压为5V，栅氧场强为1.25MV／cm。1M位.

  物理（磨损）模型

   陷阱产生的物理模型，在高电场作用下，原子间键如Si-Si键或Si-O键断裂，在氧化层内部或界面处产生陷阱，其荷电状态可从外部电场作用下以隧穿的充放电方式而变化，从而带正电、负电甚至呈中性。荷电状态的变化并不消除陷阱，这与前述陷阱由空穴或电子表征不同。除Si-0断键外，氧化层内杂质原子（特别是氢、氮、氩、碳、氯、氟等）也可产生不同能量的陷阱。依据这些陷阱所在的位置，而分别叫做氧化层陷阱、界面陷阱等。

   氧化层在施加高电场应力后，其I-V特性中发生隧穿前的电流比施加高场应力前增加，在电压脉冲移去后，其瞬态电流正比于氧化层中产生的陷阱数，反比于时间￡，而且陷阱的产生是均匀随机分布的。如电子注入的界面处粗糙不平，可能伴随较高的陷阱产生速率，从而导致较短的击穿时间。利用隧穿波阵分析，可确定陷阱产生与电压、应力流、极性及时间的关系。实测表明：体陷阱产生数与应力流的1／3次方程正比，界面态的产生数与应力流的1／2次方成正比，而与电压极性及衬底类型无关。陷阱的产生与极性无关，表明热载流子或碰撞电离不涉及薄氧化层中陷阱的产生。方次的不同说明界面态的陷阱是二雏的，而体陷阱本质上是三维的。当体（界面）陷阱密度在l019／cm3(1012 /Cl'l'12．eV)范围时，氧化物就引发击穿。