CMOS电路
发布时间:2015/12/26 19:29:00 访问次数:1114
①CMOS电路的电源电压允许在较大的范围内变化。例如4000系列的CMOS电路可在3—18V的电源电压范围工作,所以对电源的要求不像TTL电路严格。当然,不允HCPL-817-500E许高于U DDm。。,也不允许低于UDD mi。,以取其允许范围的中间值为宜,如10V。CMOS电路的噪声容限与U DD咸正比,在干扰较大的情况下,适当提高UDD值是有益的。应该指出,CMOS电路在工作时,UDD不应下降到低于输入信号电压Ui,否则可能使保护二极管损坏。U DD和Uss绝不能接反,否则将产生过大的电流,因而可能使保护电路或内部电路损坏。
在电源输入端需加去耦电路,以防止U DD出现瞬态过电压。
②输入信号电压UI。应满足UDD≥UI≥Uss,以防止输入保护电路中的二极管正向导通,出现大电流而烧坏。
③输入保护电路的过电流保护。由于CMOS输入保护电路中的钳位二极管电流容量有限,一般为ImA,所以,在有可能出现较大输入电流的场合,都必须对输入保护电路采取过电流保护措施。例如,输入端接低内阻的信号源、输入端接长引线、输入端接大电容等情况,均应在CMOS输入端与信号源(或长线、或电容)之间串人限流保护电阻,保证导通时电流不超过ImA。
④多余的输入端的处理。多余的输入端不能悬空,应根据逻辑功能接高电子和低电平。因为CMOS的输入阻抗很高,输入端如悬空,则容易受外界干扰而可能破坏电路的正常逻辑关系。如果电路的工作速度不高,功耗也不需要特别考虑,多余输入端可与使用端并联。
⑤工作频率。普通CMOS电路(CD4000系列)的工作频率最低,一般用于1MHz甚至lookHz以下。在时序逻辑电路中,输入信号的有效上升沿或下降沿不宜超过5~lO rus。否则可能产生误触发、导致逻辑错误。
⑥CMOS的输出端不允许直接与UDD和USS相接以免损坏器件。
⑦可以将同一芯片上的几个同类电路的输出端并在一起,以增强带负载能力。
①CMOS电路的电源电压允许在较大的范围内变化。例如4000系列的CMOS电路可在3—18V的电源电压范围工作,所以对电源的要求不像TTL电路严格。当然,不允HCPL-817-500E许高于U DDm。。,也不允许低于UDD mi。,以取其允许范围的中间值为宜,如10V。CMOS电路的噪声容限与U DD咸正比,在干扰较大的情况下,适当提高UDD值是有益的。应该指出,CMOS电路在工作时,UDD不应下降到低于输入信号电压Ui,否则可能使保护二极管损坏。U DD和Uss绝不能接反,否则将产生过大的电流,因而可能使保护电路或内部电路损坏。
在电源输入端需加去耦电路,以防止U DD出现瞬态过电压。
②输入信号电压UI。应满足UDD≥UI≥Uss,以防止输入保护电路中的二极管正向导通,出现大电流而烧坏。
③输入保护电路的过电流保护。由于CMOS输入保护电路中的钳位二极管电流容量有限,一般为ImA,所以,在有可能出现较大输入电流的场合,都必须对输入保护电路采取过电流保护措施。例如,输入端接低内阻的信号源、输入端接长引线、输入端接大电容等情况,均应在CMOS输入端与信号源(或长线、或电容)之间串人限流保护电阻,保证导通时电流不超过ImA。
④多余的输入端的处理。多余的输入端不能悬空,应根据逻辑功能接高电子和低电平。因为CMOS的输入阻抗很高,输入端如悬空,则容易受外界干扰而可能破坏电路的正常逻辑关系。如果电路的工作速度不高,功耗也不需要特别考虑,多余输入端可与使用端并联。
⑤工作频率。普通CMOS电路(CD4000系列)的工作频率最低,一般用于1MHz甚至lookHz以下。在时序逻辑电路中,输入信号的有效上升沿或下降沿不宜超过5~lO rus。否则可能产生误触发、导致逻辑错误。
⑥CMOS的输出端不允许直接与UDD和USS相接以免损坏器件。
⑦可以将同一芯片上的几个同类电路的输出端并在一起,以增强带负载能力。
上一篇:数字集成电路的选用规则
上一篇:集成运算放大器