摘要：提出了一种射频卡读写器数字处理模块的设计方案，特点是利用单片CPLD器件实现了读写器编码、译码和差错处理功能，系统体积小，性能稳定。该方案采用了原理图和VHDL相结合的灵活设计，给出了一种快速CRC-CCITT并行实现的方法。

    关键词：CPLD RFID 射频卡读写器 并行CRC

1 系统工作原理和CPLD特性

射频卡读写系统又称射频识别系统（Radio Frequency Identification），它是利用无线方式进行非接触式双向数据通信，进而达到识别目标并交换信息的目的。射频识别技术发展迅速，在门禁、交通这、防盗、金融、身份证管理、工业自动化等方面有着广泛的应用前景。按照相关标准，非接触IC卡可以分为3种：（1）密耦合卡（ISO10536），作用距离0～1cm。（2）近耦合卡（ISO 14443），作用距离0～10cm。（3）疏耦合卡（ISO 15693），作用距离0～150cm[1]。

基于ISO 15693协议标准设计的射频卡读写器是目前中低频段工作距离最远（达1.5米）的射频识别装置。射频卡由半导体厂商提供，目前国内外均有符合该标准的商用化射频卡。

    读写器和射频卡之间的数据交换主要有两种：（1）下行数据是读写器向射频卡发送的具有固定帧格式的指令和数据：（1）上行数据是射频卡响应读写器指令后返回的数据。读写器分前端收发模块和后台数据处理模块。本文主要涉及数据处理部分，其主要功能有：指令装配、下行数据编码（读写器→卡）、上行数据解码（卡→读写器）以及差错控制模块。射频卡读写器结构如图1所示。

在实际应用中，密耦合卡和近耦合卡距离射频卡读写器作用距离特别小，一般每次只要求响应一张卡（如公交售票系统）。而疏耦合卡往往应用在对多卡同时进行响应的场合（如多个持卡行李同时经过门检），读写器与多卡同时进行数据交换可以通过软件设计加入“防碰撞机制”实现。但是由于读写器在响应某张卡时的数据交换时间被限制在200μs～300μs内，选用普通单片机无法达到这一要求，因此在设计中选用了高速CPLD器件来实现编码、解码以及差错控制功能。一方面在响应时间上满足了实际应用的需要；另一方面简化了软件设计。

    CPLD是从PAL和GAL发展起来阵列型高密度PLD器件，内部由可编程逻辑宏单元、可编程I/O单元、可编程内部连线构成。它们大多采用E2PROM和FLASH闪存工艺，掉电后编程信息不丢失[2]。器件性能可以满足不同场合的需要，如Xilinx公司XC95XL系列CPLD具有低功耗特性，输出电压2.5V/3.3V，端到端延时5ns，系统最高工作频率可达178M[3]。目前CPLD器件被广泛应用于代替中小规模数字电路，提高系统的可靠性、抗干扰性能和处理速度。通过管脚锁定和预留切换端口，可以在不改动原PCB电路板的基础上对模块的功能进行修改和完善，给调试带来方便。

2 功能模块实现

2.1 编码器与译码器

单片机启动编码后，编码模块向单片机发中断（INT0）获取待编码的指令数据，同时将指令数据送入并行CRC模块。当指令数据完成编码后，控制电路将2字节CRC值紧接在数据之后进行编码。译码时，译码器检测到起始位后，开始译码。译码后的数据通过中断（INT1）通知单片机取走。并同时送入