实体是VHDL设计中最基本的模块，VHDL表达的所有设计均与实体有关。D-200-83设计的最顶层是顶层实体。如果设计分层次，那么在顶层实体中将包含较低级别的实体。

   实体中定义了该设计所需的输入／输出信号，信号的输入／输出类型被称为端口模式，同时实体中还定义它们的数据类型。

   任何一个基本设计单元的实体说明都具有如下的结构：

   ENTITY <entity_name实体名>IS

   PORT

   信号名f，信号名}：端口模式端口类型；

   信号名{，信号名）：端口模式端口类型

   END<entity_name>;

   每个端口所定义的信号召在实体中必须是唯一的，说明信号名的属性包括端口模式和端口类型，端口模式决定信号的流向，端口类型决定端口所采用的数据类型。

   ●端口模式(MODE)有以下几种类型：

   IN    信号进入实体但并不输出；

   OUT    信号离开实体但并不输入，并且不会在内部反馈使用；

   INOUT  信号是双向的（既可以进入实体，也可以离开实体）；

   BUFFER  信号输出到实体外部，但同时也在实体内部反馈。

   ●端口类型(TYPE)有以下几种类型：

   INTEGER    可用作循环的指针或常数，通常不用于I/O信号；

   BIT    可取值‘0’或‘1’；

   STD LOGIC    工业标准的逻辑类型，取值‘0’，‘1’，‘X’和‘Z’；

   STD LOGIC—VECTOR    STD_ LOGIC的组合，工业标准的逻辑类型。

   由此看出，实体(ENTITY)类似于原理图中的符号，它并不描述模块的具体功能。实体的通信点是端口(PORT)，它与模块的输入／输出或器件的引脚相关联。以上述的四位计数器为例，则该计数器的实体部分如下：

   ENTITY cntm16 IS

   PORT( ci  ：rN STD_LOGIC;

   nreset  ：rN STD_LOGIC;

   clk  ：IN STD_LOGIC;