设计校验是指对上述逻辑设计进行仿真和测试，以验证逻辑设计是否满足设计功能要求。 M25P32V6它与设计过程同步进行，包括功能仿真、时序仿真和器件测试。

   (1)功能仿真

   功能仿真一般在设计输入阶段进行，它只验证逻辑设计的正确性，而不考虑器件内部由于布局布线可能造成的信号时延等因素。

   (2)时序仿真

   时序仿真是在选择了具体的器件并完成了有局、布线后进行的仿真，由于选择不同的器件、不同的布局、布线方案会给设计带来极大的影响，因此，时序仿真对于分析定时关系、估计设计性能是非常必要的。

   (3)器件测试

   器件编程后，需要在线测试器件的功能和性能指标，看其是否达到最终目标。对于支持联合测试行动小组(Joint Text Action Group，简称JTAG)技术，具有边界扫描测试(BoundaryScan Testing，简称BST)或在系统编程功能的器件，可方便地用编译时产生的文件对器件进行校验。