16.6以及16.6 QIR均对解决不收敛问题添加了很多的任选项，如图4.1.18所示，加框的表示16.6 QIR增加的选项。HD641719FL77由于一般的使用者很少去修改这些参数，所以对于具体的细节这里不再赘述。

   Cadence/OrCAD PSpice 16.6流程

   基于Cadence OrCAD的电路仿真和分析步骤如图4.2.1所示。首先根据设计电路在Capture原理图编辑环境下画出电路图，然后设置仿真参数，确定分析方法，执行PSpice仿真程序，最后在PSpice软件下观察、分析仿真运行结果，如果满足设计要求就可以结束仿真，如果还未满足要求，或者还没有全部分析出设计指标，可以修改元件参数或调整仿真参数重新选择分析方法运行仿真。