来源：《电子产品世界》

fpga基互联网系统的设计

信息高速公路增长迅猛，变化迅速，并遇到了严峻挑战。互联风基础结构市场上的激烈竞争，使产品日见复杂，而开发窗口又越来越窄。更为甚者，网络系统开发才必须遵守种种不断发展变化垢标准和协议。在这种严峻的市场条件下，难怪实现可编程硬件会受到互联网基础结构设计者的欢迎。目前的现场可编程门阵列（fpga）和可编程逻辑器件（pld），结构上达到数百万门，可支持极为复杂的系统设计。在蓬勃发展中的互联网市场上，热衷于提供服务的pld厂商又不断地丰富着预定义的组网和通信系统库。

这些预先存在的设计内容，加上有现货的现场可编程器件，将传统的定制集成电路开发周期缩短数月之多。对于组网与互联网支持提供者，可编程性有另一重大优点：差键的灵活性功能使系统易于适应不断演变的标准，并迅速形成各种派生产品。

当今数百万门级的fpga对互联网基础结构的设计确实具有巨大的支持。不过，发挥这种强大技术需要有一种新的设计方法。传统设计流程，其合成与物理设计过程均依次进行，相互隔离，已显得远远不够了。门数的激增，以及影响器件性能的显著的互连延迟，使传统流程中门级平面设计的不精确性和繁琐的反向注释难于控制。只有用一种更为集成化的、同时包括合成与物理效果的流程，才能使器件性能和设计周期符合市场要求。

严峻现实

当前，必须为可编程器件寻找新的设计方法，在技术上受两个现实问题的推动：剧增的设计复杂性与互连延时的显著性。fpga采用0.25微米和0.18微米加工工艺后，数百万门电路可做到一个芯片上。伴随着高密度和小尺寸而来的，是决定因素由门数转向互连延时。根据逻辑门的延时特征来评估集成电路的性能已不可能。决定器件性能的首要因素是布线。

延时起决定作用，标志着这样一个时代的结束：可以把设计流程当作相互隔离的“串行”过程。（称当前端与后端设计步骤）来管理。设计的各个阶段，如合成、平面设计和验证，不再相对孤立地进行，而是由阶段间的反向注释加以修正和细化。

将传统的设计流程应用到当今亚微米级的电路，将完全陷入物理设计间费时费力的重复性劳动之中。其中最麻烦的，要属门一级的平面设计，这一过程中的不精确性增加了设计时间，损失了某些设计性能。传统设计流程也难以适应集成设计，这是它不适于当气复杂系统开发的另一原因。

这就是说，装配电路复杂性的飙升，以及市场压力的无性，使转向更具集成性的设计流程成为必然。当然，新流程的基本特点，必须保证制造的可编程器件具有高性产率和灵活性。总之，互联网基础结构设计者需要采用更好的工具，精确、高效地管理大型超深度亚微米的设计。高效的流程必须准确表现出所有设计阶段的互连效果。设计管理能力于今日也十分重要，以便集体更快地开发产品。另外，设计工具应具有智能，以便清楚地显现出不同的可编程体系结构。

关键环节

互联网基础结构器件开发者采用创新的自动化设计技术，可实现可编程器件的一种高效设计方法。这种方法的关键实现技术是“物理合成”，一种使复杂的物理效果在合成期间显现出来的过程。物理合成之所以优于后放置与布线定时反向注释和门级再合成，在于它根据物理特征将设计逻辑进行了重新构造。以清晰的逻辑和门级映象来对逻辑进行智能重构，与传统的方向注释式“插件重排”方法相比，是一个巨大的进步。这种重构减少甚至消除了合成和放置与布线等阶段间的重复劳动，既提高了生产率，又改善了设计性能。

在合成期间采用物理优化技术，可进一步改进超深度亚微米pld的性能，这种优化是用物理设计特征去影响电路的实际拓扑。它使受物理约束的信息，如寄存器传输级（rtl）配置和局部互连延时，能与合成过程相互通信，因而在耗时的放置与布线之前，已在物理上对设计优化。

采用fpga，合成并带有集成物理优化能力的pld设计，利用现有的设计自动化技术，目前已实际可行。比如，采用现有最新的物理合成和优化工具，可以将复杂程度最高的超深度亚微米fpga技