K4B4G0846E-BMMA K4B4G0846E-BYMA

K4B4G0846E-BMMA K4B4G0846E-BYMA

K4B4G0846E-BMMA K4B4G0846E-BYMA4Gb DDR3L SDRAM

1Gx4 K4B4G0446E-BYK0 - 78 FBGA

512Mx8 K4B4G0846E-BYK0 K4B4G0846E-BYMA 78 FBGA

512Mx8 K4B4G0846E-BMK0 K4B4G0846E-BMMA 78 FBGA

• JEDEC standard 1.35V(1.28V~1.45V) & 1.5V(1.425V~1.575V)
• VDDQ = 1.35V(1.28V~1.45V) & 1.5V(1.425V~1.575V)
• 400 MHz fCK for 800Mb/sec/pin, 533MHz fCK for 1066Mb/sec/pin,
667MHz fCK for 1333Mb/sec/pin, 800MHz fCK for 1600Mb/sec/pin,
933MHz fCK for 1866Mb/sec/pin

4Gb DDR3 SDRAM E-die结构为128Mbit x 4个I/ o x 8个bank，
64Mbit × 8 I/ o × 8bank设备。该同步装置达到高
速度双数据速率传输速率高达1866Mb/秒/引脚(DDR3-)
1866年)作一般用途。
该芯片设计符合以下关键DDR3 SDRAM功能功能，如贴附CAS，可编程CWL，内部(自)校准，
使用ODT引脚和异步复位的芯片终止。
所有的控制和地址输入与一对外部最终提供的差分时钟同步。输入锁存于不同时钟的交叉点(CK上升和CK下降)。所有的I/ o都同步到a
一对双向频闪灯(DQS和DQS)在一个源同步闪光灯离子。地址总线用于传递行、列和银行地址
RAS/CAS多路复用方式的信息。DDR3设备运行
带单路1.35V(1.28V~1.45V)和1.5V(1.425V~1.575V)电源
1.35V(1.28V~1.45V)和1.5V(1.425V~1.575V) VDDQ。
4Gb DDR3 E-die器件提供78ball FBGAs(x4/x8)。