产品描述：MT48LC16M16A2P-6A
SDRSDRAM存储器
256MbSDRAM是一个高速CMOS，动态随机存取存储器268,435,456位。它在内部配置为具有同步的四存储体DRAM接口（所有信号都记录在时钟信号的上升沿，CLK）。x4的67,108,864位存储体中的每一个被组织为8192行乘2048列乘4位。每个x8的67,108,864位存储区组织为8192行×1024列8位。x16的67,108,864位存储体中的每一个被组织为8192行×512列按16位。
对SDRAM的读写访问是面向突发的;访问从选定的开始定位并继续编程序列中的编程数量的位置。访问从注册ACTIVE命令开始，然后遵循通过READ或WRITE命令。注册的地址位与ACTIVE命令用于选择要访问的存储体和行（BA[1：0]选择银行;A[12：0]选择行）。注册的地址位与READ或。一致WRITE命令用于选择突发访问的起始列位置。SDRAM提供1,2,4或8的可编程读或写突发长度（BL）具有突发终止选项的位置或整页。自动预充电功能可以启用以提供在时间结束时启动的自定时行预充电
突发序列。
256MbSDRAM采用内部流水线架构，可实现高速运行。该体系结构与预取体系结构的2n规则兼容，但它还允许在每个时钟周期更改列地址以实现高速，完全随机访问。访问一个银行，同时访问另一个银行三家银行将隐藏PRECHARGE周期并提供无缝，高速，随机访问操作。
256MbSDRAM设计用于3.3V内存系统。自动刷新提供模式，以及省电，省电模式。所有输入和输出与LVTTL兼容。
SDRAM在DRAM运行性能方面取得了重大进步，包括使用自动列地址以高数据速率同步突发数据的能力生成，内部库之间交错以隐藏预充电时间的能力，以及在突发期间在每个时钟周期随机改变列地址的能力
访问。
产品特征：MT48LC16M16A2P-6A
•符合PC100-和PC133标准
•完全同步;所有信号均以正数登记
系统时钟的边缘
•内部流水线操作;列地址可以
每个时钟周期都要改变
•内部银行用于隐藏行访问/预充电
•可编程突发长度：1,2,4,8或整页
•自动预充电，包括并发自动预充电
和自动刷新模式
•自刷新模式（AT设备不可用）
•自动刷新
-64ms，8192周期刷新（商业和
产业）
-16ms，8192周期刷新（汽车）
•兼容LVTTL的输入和输出
•单3.3V±0.3V电源
制造商 MicronTechnologyInc.制造商零件编号 MT48LC16M16A2P-6A:GTR
描述 ICDRAM256MPARALLEL54TSOP
对无铅要求的达标情况/对限制有害物质指令(RoHS)规范的达标情况 无铅/符合限制有害物质指令(RoHS)规范要求
湿气敏感性等级（MSL） 3（168小时）
原厂标准交货期 5周
详细描述 SDRAM-存储器-IC-256Mb-（16M-x-16）-并联-pval-800-pval-2192-54-TSOP-II
一般信息 数据列表 MT48LCxxM4/8/16A2;
标准包装
包装
零件状态 在售
类别 集成电路（IC）
产品族 存储器
系列 -
规格 存储器类型 易失
存储器格式 DRAM
技术 SDRAM
存储容量 256Mb（16Mx16）
存储器接口 并联
时钟频率 167MHz
写周期时间-字，页 12ns
访问时间 5.4ns
电压-电源 3V~3.6V
工作温度 0°C~70°C（TA）
安装类型 表面贴装
封装/外壳 54-TSOP（0.400"，10.16mm宽）
供应商器件封装 54-TSOPII
