按国际半导体工艺路线图itrs的要求，半导体工艺技术在2004年进入90nm，2006年进入65nm时代。客观上应该承认，截止到现在，经过全球半导体工业界的共同努力，己经克服了许多困难，如铜互连及低k介质材料等。似乎工艺技术的进展并没有拖工业进步的后腿，其中浸入式光刻技术具有突破性的成就。所以全球半导体业界顺利地经过130nm、90nm，开始进入65nm时代。

技术己经跨越45nm

　　随着工艺微细化的进步，栅极的长度和绝缘膜厚度两方面都会呈比例地缩小，有效地减少了芯片的面积。例如，采用65nm工艺生产一个数字基带ic，在1平方毫米的面积内，集成度可以达到90万个逻辑门，生产dram时，其每个单元面积小到仅0．028平方微米，每平方毫米容量可以达到达20.0mb以上。

　　全球半导体业界在2006年进入65nm时代已不可逆转。

　　根据最新的消息，intel日前表示将提前推出全新架构的65nm工艺制程的桌面处理器conroe，由预计的2006年第四季度提前至2006年7月。而原计划在第二季度末推出的broadwater芯片组(965系列)将推迟到同一时间，以配合conroe处理器的发展。 目前，处理器的典型研发周期是24〜32个月，而在十年以前约是48个月。研发周期的主要任务就是寻找和定位错误，intel在量产之前不放过任何一个微小错误。其65nm工艺共花费了20个月就达到了成熟的水平，而对于180nm用了38个月，130nm用了30个月，而90nm也用了26个月。

　　samsung早就扬言己进人70nm的dram产品生产。全球代工业双雄台积电及联电在无线通讯应用的基带处理器(baseband processor)、现场可编程逻辑器件(fpga)及显示芯片等产品方面， 预计于2006年上半年也可进入65nm芯片量产，连新加坡特许也将在2006年第一季度开始导入65nm产品的试生产。

　　美国德州仪器在2005年12月12日宣布，其65nm工艺技术已通过认证，并将于2006年进入量产阶段。

　　另外，特许、ibm、三星电子在2005年5月时已宣布成立90nm的合作研发联盟，并于6月时再次共同投入65nm的研发。而英飞凌也在11月时加入该联盟组织，4家半导体业者分别在工艺与订单上互相合作，包括65nm的无线通讯与绘图芯片，预计将在2006年第一季度开始进入试生产阶段。

　　在众多工艺技术挑战中，光刻技术的难度总是列在首位。目前采用arf的193nm浸入式光刻技术己日趋成熟。

　　从各种报道可以了解，利用浸入式光刻已经顺利地渡过45nm工艺技术，而对于32nm技术是继续发展大数值孔径的浸入式光刻技术，还是采用euv技术仍难下定论。

　　在2005年12月的semijapan及美国cymer公司共同举办的研讨会上，对于如何实现32nm技术存在不同的看法。由于目前euv技术方面，尚有许多基础研究无法跟上。如2004年在评价euv技术时，还存在三个主要难点无法克服，即掩模缺陷、光刻胶敏感度及光源功率。而经过2005年的努力，光刻胶的分辨率及线条的粗糙度已上升为最主要矛盾。业界预测euv技术将于2009年引入市场。而如果采用浸入式arf光刻，则必须采用二次曝光。而二次曝光，会增加成本及周期。因此，从加快开发新产品的角度来看，提出支持euv应用技术的呼声渐高。

　　关于解决晶体管漏电流的高k介质材料，由于工艺上尚有困难，预计在45nm时还不可能采用。

后硅时代

　　随着传统晶体管的尺寸缩小，当到了只有几个分子大小时，就会出现一些奇怪的量子效应，从而无法精确地判断晶体管的“开”与“关”状态。因而传统的晶体管技术最终必定将“寿终正寝”，取而代之的技术可能是纳米技术以及量子器件等。

　　传统的晶体管是通过控制成群电子的运动状态来形成开关、振荡和放大等功能，而单电子晶体管只是控制单个电子的运动状态。开发单电子晶体管，只要控制一个电子的行为即可完成特定的功能，可使功耗降低到原来的1/1000，从根本上解决日益