关键词：cadence dsp系列 性能

楷登电子（美国 cadence 公司）发布

cadence atensilicaafloatingpoint dsp 系列。

该系列专为浮点计算设计

提供了一个可扩展和可配置的解决方案。

新的 dsp ip 内核针对功耗、

性能和面积 (ppa) 进行了优化，

适用于小型、超低功耗

乃至超高性能的各种应用，

包括移动、汽车、超大规模计算

和消费市场中电池供电设备的节能解决方案，

以及人工智能/机器学习 (ai/ml)、

电机控制、传感器融合、

对象跟踪和增强现实/虚拟现实 (ar/vr) 应用。

新系列包含四个核心产品：

tensilicafloatingpoint kp1 dsp、

tensilicafloatingpoint kp6 dsp、

tensilicafloatingpoint kq7 dsp

tensilicafloatingpoint kq8 dsp。

现已得到早期客户的认可，

新系列产品为客户在功耗、

性能和面积（ppa）方面带来显著的优势。

“浮点数据在技术计算中非常常见，支撑着处理大型或不可预测数据集的雷达应用程序。我们已经与 cadence 在多代cadence ip 核上成功合作，很高兴看到他们满足了这一关键的市场需求，并扩展了经过验证的tensilica产品线。”

vayyar imaging 公司副总裁兼汽车部负责人 ian podkamien表示，

“针对各种应用优化的floatingpointdsp可以支持vayyar的片上系统传感器，提高汽车、老年护理、智能家居、零售、hls、机器人和医疗等行业应用的能效和性能。”

tensilica floatingpoint dsp

与现有 tensilica dsp 的可选矢量浮点单元 (vfpu)

共享通用指令集架构 (isa)，

提高了软件的可移植性和可重用性，

同时能够轻松缓解浮点工作负载。

tensilica xtensa? lx 和 nx 平台

均可从 128 位 simd 扩展到 1024 位 simd，

与带有 vfpu 附加组件的 tensilica 定点 dsp 相比，

新的 floatingpoint dsp 在融合乘加 (fma) 运算方面的性能提高了 25%，这有助于提高运算吞吐量。

与此同时，使用 tensilica 指令扩展 (tie) 语言可以进一步增强和区分性能。

与具有 vfpu 的同类定点 dsp 相比，

floatingpoint dsp 可减小高达 40% 的面积。

新款 dsp 附带的高性能软件工具提供有效的自动矢量化，

有助于优化标量代码，

只需最少的手动操作甚至无需手动操作

即可利用矢量浮点单元。

支持优化的 eigen、naturedsp、

同步定位和映射 (slam) 以及数学软件库，

有利于更轻松地开发高性能软件。

tensilica floatingpoint dsp

提供了一个软件开发环境，

在新的 tensilica floatingpoint dsp

以及同一系列的 floatingpoint dsp 之间

无缝迁移现有的浮点通用软件。

“如今，浮点数据已广泛用于各种计算密集型应用的现代计算，市场对浮点处理的需求正在不断增长。”

cadence公司tensilica产品市场资深总监 larry przywara表示，

“要开发具有竞争力的差异化产品，亟需专门面向以浮点为中心的计算而设计的高能效、低成本、高性能的 dsp。可扩展的 tensilica floatingpoint dsp 系列适用于各种应用，可为这些浮点计算提供最佳 ppa。该 dsp 系列同时再次展示了 cadence 如何将自身的计算软件实力应用于硬件，从而帮助客户应对设计挑战。”

tensilica floatingpoint dsp 支持 cadence 的智能系统设计? (intelligent system design?) 战略，可帮助客户实现卓越的系统级芯片设计。tensilica floatingpoint kp1 dsp、tensilica floatingpoint kp6 dsp、tensilica floatingpoint kq7 dsp 和 tensilica floatingpoint kq8 dsp 现已全面上市。

来源：华强电子网.图片供参考