sm5964c40qp式(6.4.1)和式(6,4.2)中右边的第二项表示,当触发器没有时钟信号作用时,状态保持不变。

列出状态表，列状态表的方法与同步时序电路分析过程基本相似,只是还应注意各触发器是否存在u=1,因此,可在状态表中增加cp()、cpl两列。对应于输人信号ck的每一个上升沿,cpo=1,将cp。和ffo的现态q代入式(6.4.1),从而得到q+1。因为只有对应于o0由0到1的跳变,才有印1=1,而对应于qo由1到0的转换9吼=0,所以在每一次0。的状态转换后,应首先根据ff1时钟信号的逻辑表达式确定cp1,然后将ff1的现态ol和相应的cp1代入式(6.4.2),求得其次态o+1。如果从0iq:为00开始推导,可以得到如表,6.4.1所示的状态表。画出状态图和时序图由表6.4.1所示的状态表可画出如图6.4.2所示的状态图。

状态不确定,图6.4.2 例6.4.1的状态图.图6.4.3 例6.4.1的时序图.

根据状态图和具体触发器的传输延迟时间rplh和tphl’可以画出时序图,如图6.4.3所示。可以看出,由于两个触发器异步翻转之间存在延迟,电路有短时间存在着不确定的状态,如果使用74hct74双d触发器实现图6.4.1所号0→1的跳变必然使cpo产生一个1→0的跳变,所以cpo=1。然后将cp0和现态ol=0代人式(6.4.6),得到0+l=1。类似地,根据式(6.4.5),由于

o2=ql=00=0icp2为0,此时clk的任何变化都不会使cp2产生下降沿,故cp2=0,ff2不会改变状态,o:+l=0。这时9再根据式(6.4.4)确定:

因为00是0→1跳变,所以cpl=0,q1也将保持原状。clk信号第一个上升沿到来后,电路状态改变为001。依此类推,可得电路的完全状态表,如表6.4.2所示沿后,电有效循环状态。

图6.4.5 例6.4.2的完全状态图,逻辑功能分析,由状态图可知,图6.4.4所示的电路是一个异步五进制加计数电路,时序逻辑电路.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/