3.3V和5.0V pASIC 2 FPGA
结合速度,密度,低成本和灵活性
版本C
pASIC 2
亮点
QL2003
最终的Verilog / VHDL芯片解决方案
- 富足,高速互连消除了手工布线
- 灵活的逻辑单元提供了高效率
和
性能
- 设计工具产生快速,高效的Verilog / VHDL综合
速度,密度,低成本和灵活性于一体的设备
… 3,000
可用ASIC逻辑门,
118 I / O引脚
-16位计数器速度超过200 MHz的
-3000可用ASIC逻辑门, 5000使用的PLD门, 118个I / O
-3-层金属ViaLink
过程对于小芯片尺寸
-100 %路由和引脚维护
3
pASIC 2
先进的逻辑单元和I / O能力
在一个单一的逻辑单元复形函数(最多16个输入)
从逻辑单元片段 - 高门综合利用率
- 完整的IEEE标准的JTAG边界扫描功能
-Individually控制输入/反馈寄存器和操作环境的所有I / O引脚
其他重要的家庭特点
-3.3V和5.0V操作与低待机功耗
-I / O不同设备之间在相同的封装引脚兼容性
-pci兼容(在5.0V ) ,全速33 MHz的实现
由安全保险丝提供 - 高安全性设计
QL2003
框图
192
逻辑
细胞
3-5
QL2003
产品
摘要
该QL2003是3000可用ASIC门, 5000使用的PLD门成员
在pASIC 2系列FPGA 。 pASIC 2 FPGA采用了一种独特的
体系结构,技术和软件工具组合,以提供高
高速,高密度可用,价格低,并在相同的设备的灵活性。
在灵活性和速度化妆pASIC 2设备的高效和高
用硬件描述语言如描述的设计的性能的硅溶液
Verilog和VHDL ,以及原理图。
该QL2003包含192个逻辑单元。 118最大I / O时,
QL2003可在84 - PLCC , 100引脚TQFP和144引脚TQFP
包。
为彻底pASIC家庭,包括QL2003软件支持,是
可通过三种基本套餐。狱卒QuickWorks
包
提供从设计输入到最完整的FPGA的软件解决方案
逻辑合成(由Synplicity公司) ,放置和路由,以仿真。该
的QuickTools
TM
和QuickChip
TM
封装为设计人员提供了解决方案
谁采用Cadence , Mentor公司新思科技, Viewlogic系, Veribest或其他三阶
第三方工具进行设计输入,综合,或模拟。
特点
共有118个I / O引脚
- 110双向输入/输出引脚,符合PCI标准的5.0V
在-1 / -2速度等级
- 4高驱动输入专用管脚
- 4高驱动输入/分布式网络销
四低偏移(小于0.5ns的)分布式网络
- 两个阵列的网络提供给逻辑单元触发器的时钟,设置和
复位 - 每个驱动由一个只输入引脚
- 提供给F1的逻辑输入2个全局时钟/控制网络,
逻辑单元触发器的时钟,设置,复位;输入和I / O寄存器时钟,复位,
启用;和输出使能控制 - 每一个通过只输入引脚驱动,
或者任何输入或I / O引脚,或任何逻辑单元的输出或I / O单元的反馈
高性能
- 输入+逻辑单元+输出下, 6 ns的延迟
- 数据路径速度超过225 MHz的
- 计数器速度超过200 MHz的
3-6
3.3V和5.0V pASIC 2 FPGA
结合速度,密度,低成本和灵活性
版本C
pASIC 2
亮点
QL2003
最终的Verilog / VHDL芯片解决方案
- 富足,高速互连消除了手工布线
- 灵活的逻辑单元提供了高效率
和
性能
- 设计工具产生快速,高效的Verilog / VHDL综合
速度,密度,低成本和灵活性于一体的设备
… 3,000
可用ASIC逻辑门,
118 I / O引脚
-16位计数器速度超过200 MHz的
-3000可用ASIC逻辑门, 5000使用的PLD门, 118个I / O
-3-层金属ViaLink
过程对于小芯片尺寸
-100 %路由和引脚维护
3
pASIC 2
先进的逻辑单元和I / O能力
在一个单一的逻辑单元复形函数(最多16个输入)
从逻辑单元片段 - 高门综合利用率
- 完整的IEEE标准的JTAG边界扫描功能
-Individually控制输入/反馈寄存器和操作环境的所有I / O引脚
其他重要的家庭特点
-3.3V和5.0V操作与低待机功耗
-I / O不同设备之间在相同的封装引脚兼容性
-pci兼容(在5.0V ) ,全速33 MHz的实现
由安全保险丝提供 - 高安全性设计
QL2003
框图
192
逻辑
细胞
3-5
QL2003
产品
摘要
该QL2003是3000可用ASIC门, 5000使用的PLD门成员
在pASIC 2系列FPGA 。 pASIC 2 FPGA采用了一种独特的
体系结构,技术和软件工具组合,以提供高
高速,高密度可用,价格低,并在相同的设备的灵活性。
在灵活性和速度化妆pASIC 2设备的高效和高
用硬件描述语言如描述的设计的性能的硅溶液
Verilog和VHDL ,以及原理图。
该QL2003包含192个逻辑单元。 118最大I / O时,
QL2003可在84 - PLCC , 100引脚TQFP和144引脚TQFP
包。
为彻底pASIC家庭,包括QL2003软件支持,是
可通过三种基本套餐。狱卒QuickWorks
包
提供从设计输入到最完整的FPGA的软件解决方案
逻辑合成(由Synplicity公司) ,放置和路由,以仿真。该
的QuickTools
TM
和QuickChip
TM
封装为设计人员提供了解决方案
谁采用Cadence , Mentor公司新思科技, Viewlogic系, Veribest或其他三阶
第三方工具进行设计输入,综合,或模拟。
特点
共有118个I / O引脚
- 110双向输入/输出引脚,符合PCI标准的5.0V
在-1 / -2速度等级
- 4高驱动输入专用管脚
- 4高驱动输入/分布式网络销
四低偏移(小于0.5ns的)分布式网络
- 两个阵列的网络提供给逻辑单元触发器的时钟,设置和
复位 - 每个驱动由一个只输入引脚
- 提供给F1的逻辑输入2个全局时钟/控制网络,
逻辑单元触发器的时钟,设置,复位;输入和I / O寄存器时钟,复位,
启用;和输出使能控制 - 每一个通过只输入引脚驱动,
或者任何输入或I / O引脚,或任何逻辑单元的输出或I / O单元的反馈
高性能
- 输入+逻辑单元+输出下, 6 ns的延迟
- 数据路径速度超过225 MHz的
- 计数器速度超过200 MHz的
3-6
3.3V和5.0V pASIC 2 FPGA
结合速度,密度,低成本和灵活性
版本C
pASIC 2
亮点
QL2003
最终的Verilog / VHDL芯片解决方案
- 富足,高速互连消除了手工布线
- 灵活的逻辑单元提供了高效率
和
性能
- 设计工具产生快速,高效的Verilog / VHDL综合
速度,密度,低成本和灵活性于一体的设备
… 3,000
可用ASIC逻辑门,
118 I / O引脚
-16位计数器速度超过200 MHz的
-3000可用ASIC逻辑门, 5000使用的PLD门, 118个I / O
-3-层金属ViaLink
过程对于小芯片尺寸
-100 %路由和引脚维护
3
pASIC 2
先进的逻辑单元和I / O能力
在一个单一的逻辑单元复形函数(最多16个输入)
从逻辑单元片段 - 高门综合利用率
- 完整的IEEE标准的JTAG边界扫描功能
-Individually控制输入/反馈寄存器和操作环境的所有I / O引脚
其他重要的家庭特点
-3.3V和5.0V操作与低待机功耗
-I / O不同设备之间在相同的封装引脚兼容性
-pci兼容(在5.0V ) ,全速33 MHz的实现
由安全保险丝提供 - 高安全性设计
QL2003
框图
192
逻辑
细胞
3-5
QL2003
产品
摘要
该QL2003是3000可用ASIC门, 5000使用的PLD门成员
在pASIC 2系列FPGA 。 pASIC 2 FPGA采用了一种独特的
体系结构,技术和软件工具组合,以提供高
高速,高密度可用,价格低,并在相同的设备的灵活性。
在灵活性和速度化妆pASIC 2设备的高效和高
用硬件描述语言如描述的设计的性能的硅溶液
Verilog和VHDL ,以及原理图。
该QL2003包含192个逻辑单元。 118最大I / O时,
QL2003可在84 - PLCC , 100引脚TQFP和144引脚TQFP
包。
为彻底pASIC家庭,包括QL2003软件支持,是
可通过三种基本套餐。狱卒QuickWorks
包
提供从设计输入到最完整的FPGA的软件解决方案
逻辑合成(由Synplicity公司) ,放置和路由,以仿真。该
的QuickTools
TM
和QuickChip
TM
封装为设计人员提供了解决方案
谁采用Cadence , Mentor公司新思科技, Viewlogic系, Veribest或其他三阶
第三方工具进行设计输入,综合,或模拟。
特点
共有118个I / O引脚
- 110双向输入/输出引脚,符合PCI标准的5.0V
在-1 / -2速度等级
- 4高驱动输入专用管脚
- 4高驱动输入/分布式网络销
四低偏移(小于0.5ns的)分布式网络
- 两个阵列的网络提供给逻辑单元触发器的时钟,设置和
复位 - 每个驱动由一个只输入引脚
- 提供给F1的逻辑输入2个全局时钟/控制网络,
逻辑单元触发器的时钟,设置,复位;输入和I / O寄存器时钟,复位,
启用;和输出使能控制 - 每一个通过只输入引脚驱动,
或者任何输入或I / O引脚,或任何逻辑单元的输出或I / O单元的反馈
高性能
- 输入+逻辑单元+输出下, 6 ns的延迟
- 数据路径速度超过225 MHz的
- 计数器速度超过200 MHz的
3-6