富士通半导体
数据表
DS05-50206-1E
堆叠MCP （多芯片封装）Flash存储器SRAM &
CMOS
32M （ × 8 / × 16 ）Flash存储器&
4M （ × 8 / × 16 ）静态RAM
MB84VD2218XEG
-90
/MB84VD2219XEG
-90
MB84VD2218XEH
-90
/MB84VD2219XEH
-90
s
特点
2.7 V至3.3 V 电源电压
高性能
90 ns的最大访问时间（闪存）
85 ns的最大访问时间（ SRAM ）
工作温度
-25 ° C至+ 85°C
包71球BGA
（续）
s
产品阵容
FL灰内存
订货型号
V
CC
F，V
CC
S = 3.0 V
+0.3 V
–0.3 V
SRAM
MB84VD2218XEG/EH-90/MB84VD2219XEG/EH-90
90
90
40
85
85
45
马克斯。地址访问时间（纳秒）
马克斯。 CE访问时间（纳秒）
马克斯。 OE访问时间（纳秒）
s
包
71球FBGA封装胶
(BGA-71P-M02)
MB84VD2218XEG/EH/2219XEG/EH
-90
（续）
1.FLASH记忆
可同时读/写操作（双行）
可使用不同大小的银行多台设备
主机系统可以编程或擦除一家银行，然后立即和同时从其他银行的阅读
读取和写入操作之间的零延迟
同时读 - 擦除
读而程序
最少100,000次写/擦除周期
扇区擦除架构
8个4 K字和63 32 K字。
任何部门的结合可以同时删除。还支持整片擦除。
启动代码部门架构
MB84VD2218X ：热门行业
MB84VD2219X ：底部部门
嵌入式擦除
TM
算法
自动预先计划和擦除芯片或任何部门
嵌入式程序
TM
算法
自动写和在指定地址的数据验证
数据轮询和切换位功能的检测程序或擦除周期结束
就绪 - 忙输出（ RY / BY ）
硬件方法检测编程或擦除周期完成
自动睡眠模式
当地址保持稳定，自动切换自己的低功耗模式。
低V
CC
F写禁止
≤
2.5 V
隐藏ROM （高-ROM ）地区
的Hi- ROM为64K字节，通过一个新的访问“的Hi- ROM启动”命令序列
工厂序列和保护，以提供一个安全的电子序列号（ESN ）
WP / ACC输入引脚
在V
IL
，使保护引导扇区，无论部门保护/解除保护状态
（ MB84VD2218XEG / EH ： SA69 ， SA70 MB84VD2219XEG / EH ： SA0 ， SA1 ）
在V
IH
允许拆除引导扇区保护
在V
加
，节目时间将由40 ％ reduse 。
擦除暂停/恢复
暂停的擦除操作，以允许在同一设备内的另一扇区的读
请参阅“ MBM29DL32XTE / BE ”的详细功能数据表
2.SRAM
功耗
操作： 50mA以下。
待机： 15
A
马克斯。
关机功能使用CE1S和CE2s
数据保持电源电压： 1.5 V至3.3 V
CE1S和CE2s片选
字节数据控制：磅（ DQ
0
到DQ
7
） ，瑞银（ DQ
8
到DQ
15
)
2
MB84VD2218XEG/EH/2219XEG/EH
-90
s
引脚分配
（ TOP VIEW ）
侧面标
A8
北卡罗来纳州
B8
北卡罗来纳州
D8
A
15
E8
北卡罗来纳州
F8
北卡罗来纳州
G8
A
16
H8
CIOf
J8
VSS
L8
北卡罗来纳州
M8
北卡罗来纳州
A7
北卡罗来纳州
B7
北卡罗来纳州
C7
A
11
D7
A
12
E7
A
13
F7
A
14
G7
SA
H7
DQ
15
/A-
1
J7
DQ
7
K7
DQ
14
L7
北卡罗来纳州
M7
北卡罗来纳州
C6
A
8
D6
A
19
E6
A
9
F6
A
10
G6
DQ
6
H6
DQ
13
J6
DQ
12
K6
DQ
5
C5
WE
D5
CE2s
E5
A
20
H5
DQ
4
J5
VCCS
K5
首席信息官
C4
D4
E4
RY / BY
H4
DQ
3
J4
VCCF
K4
DQ
11
WP / ACC RESET
C3
LBS
D3
瑞银
E3
A
18
F3
A
17
G3
DQ
1
H3
DQ
9
J3
DQ
10
K3
DQ
2
A2
北卡罗来纳州
C2
A
7
D2
A
6
E2
A
5
F2
A
4
G2
V
SS
H2
OE
J2
DQ
0
K2
DQ
8
L2
北卡罗来纳州
M2
北卡罗来纳州
A1
北卡罗来纳州
B1
北卡罗来纳州
D1
A
3
E1
A
2
F1
A
1
G1
A
0
H1
持续进修基金
J1
CE1s
L1
北卡罗来纳州
M1
北卡罗来纳州
(BGA-71P-M02)
3
MB84VD2218XEG/EH/2219XEG/EH
-90
s
引脚说明
PIN号
G1
F1
E1
D1
F2
E2
D2
C2
C6
E6
F6
C7
D7
E7
F7
D8
G8
F3
H7
E3
D6
E5
G7
引脚名称
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A-
1
A
18
A
19
A
20
SA
地址输入（ SRAM ）
I
地址输入（闪光）
I
地址输入（通用）
I
功能
输入/输出
（续）
4
MB84VD2218XEG/EH/2219XEG/EH
-90
（续）
PIN号
J2
G3
K3
H4
H5
K6
G6
J7
K2
H3
J3
K4
J6
H6
K7
H7
H1
J1
D5
H2
C5
E4
D3
C3
H8
引脚名称
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
DQ
8
DQ
9
DQ
10
DQ
11
DQ
12
DQ
13
DQ
14
DQ
15
持续进修基金
CE1s
CE2s
OE
WE
RY / BY
瑞银
LBS
CIOf
芯片使能（闪存）
芯片使能（ SRAM ）
芯片使能（ SRAM ）
输出使能（普通）
写使能（普通）
就绪/忙输出（闪存）开漏输出
高字节控制（ SRAM ）
低字节控制（ SRAM ）
I / O配置（闪存）
CIOf
=
VCCF是字模式（
×
16)
CIOf
=
V
SS
是字节模式（
×
8)
I / O配置（ SRAM ）
首席信息官
=
VCCS是字模式（
×
16)
首席信息官
=
V
SS
是字节模式（
×
8)
硬件复位引脚/扇区保护解锁（闪光）
写保护/加速（闪光）
I
I
I
I
I
O
I
I
I
数据输入/输出（普通）
I / O
功能
输入/输出
K5
D4
C4
首席信息官
RESET
WP / ACC
I
I
I
（续）
5
