80C186EC 80C188EC和80L186EC 80L188EC
16位高集成嵌入式处理器
X
全静态操作
X
真正的CMOS输入和输出
Y
集成的功能集
低功耗静态增强型8086
CPU核心
两个独立的DMA支持
带有集成的UART波特率每
率发生器
四个独立的DMA通道
22多路复用I O端口引脚
两个8259A兼容
可编程中断控制器
三个可编程16位定时器
计数器
32位看门狗定时器
10种可编程芯片选择与
积分等待状态发生器
内存刷新控制单元
电源管理单元
片上振荡器
系统级测试支持
（ ONCE模式）
直接寻址能力为1兆字节
内存和64 KB的I O
低功率操作模式
空闲模式下冻结CPU时钟，但
保持外设活跃
掉电模式冻结所有
内部时钟
省电模式除以所有时钟
通过可编程分频器
Y
可在扩展温度
RANGE （
b
40℃
a
85 C)
支持80C187 Numerics的处理器
扩展（ 80C186EC只）
封装类型
100引脚EIAJ四方扁平封装（ QFP ）
100引脚塑料四方扁平封装
（ PQFP ）
100引脚收缩四方扁平封装
（ SQFP ）
速版本可供选择（ 5V ）
25兆赫（ 80C186EC25 80C188EC25 ）
20兆赫（ 80C186EC20 80C188EC20 ）
13兆赫（ 80C186EC13 80C188EC13 ）
极速版可用（ 3V ）
16兆赫（ 80L186EC16 80L188EC16 ）
13兆赫（ 80L186EC13 80L188EC13 ）
Y
Y
Y
Y
Y
Y
该80C186EC是186集成处理器家族的186集成处理器家族中的一员
采用几种不同的VLSI器件所有这些都有一个共同的CPU架构8086 8088
该80C186EC采用了最新的高密度CHMOS技术整合几个最常见的
与增强型8086 CPU核心系统外围设备的单片创建一个强大的系统
硅芯片
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
版权
英特尔公司， 2002年
2002年6月，
订单号： 272434-005
80C186EC 80C188EC和80L186EC 80L188EC
16位高集成度
嵌入式处理器
目录
介绍
80C186EC核心架构
总线接口单元
时钟发生器
80C186EC外设
架构
可编程中断控制器
定时器计数器单元
串行通信单元
DMA单元
片选单位
我O端口单元
刷新控制单元
看门狗定时器单元
电源管理单元
80C187接口（ 80C186EC只）
ONCE测试模式
包装信息
前缀标识
引脚说明
引脚
封装的热特定网络阳离子
电气规格
绝对最大额定值
页面
4
4
4
4
5
7
7
7
7
7
7
7
7
8
8
8
8
8
8
15
24
25
25
目录
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EC25
AC特性80C186EC20 13
AC特性80L186EC13
AC特性80L186EC16
相对时间
串行端口模式0时序
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
勘误表
修订历史
页面
25
26
29
29
30
30
32
33
34
35
36
37
37
40
40
43
50
51
57
57
2
80C186EC 188EC 80L186EC 188EC
272434 –1
记
括号中的引脚名称适用于80C188EC 80L188EC
图1 80C186EC 80L186EC框图
3
80C186EC 188EC 80L186EC 188EC
介绍
除非特别说明，在所有引用
80C186EC适用于80C188EC 80L186EC和
80L188EC引用引脚之间的差异
在80C186EC 80L186EC和80C188EC
80L188EC列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EC是最高的集成商之一
186集成处理器家族成员
被提供的服务，例如两个串行端口
处理器间通信的诊断和钼
马克接口四个DMA通道允许高
加快数据流动速度以及支持的导通的
板载串行端口灵活的芯片选择单元simpli-
外商投资企业的存储器和外设接口的三个
通用定时器计数器可被用于
各种时间测量和波形发生器的
化工作的看门狗定时器提供保证
即使在最恶劣的环境中系统的完整性
ments两个8259A兼容的中断控制器
处理内部中断和高达57的外部IN-
中断请求一个DRAM刷新单元和24多
路开关连接输入输出端口，轮出的功能集
80C186EC
今后制定的80C186EC的满足需求
低功耗的空间关键型应用的低功耗
应用受益的静态设计
CPU和集成的外围设备以及低
工作电压最低的电流消耗
通过提供一个省电模式的实现暂停
该装置的operaton并冻结放置不
cuits外围设计改进确保
未初始化的外设消耗的电流很小
该80L186EC是80C186EC的3V版本
该80L186EC在功能上等同于
80C186EC
嵌入式
处理器
当前
80C186EC用户可以轻松地升级他们的设计
使用80L186EC和从缩小受益
功耗固有3V操作
图1显示了80C186EC的框图
80C188EC执行单元（ EU）是一种增强型
8086 CPU核心，包括专用硬件
加快提高有效地址的计算
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10条新指令和完全静态能操作
ATION的总线接口单元（ BIU）是相同的
即在原有186系列产品中EX-
CEPT队列状态模式已被删除
缓冲接口控制已更改为缓解
系统设计的时序独立的内部总线
用于BIU和之间的通信导通
片上外设
4
80C186EC核心架构
总线接口单元
该80C186EC核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据
从一个读操作的准备过程中的局部总线
输入引脚为延长总线周期以外
最小的四州（时钟）
总线控制器还产生两个控制显
的NAL （ DEN和DT R）连接至外部时
收发器芯片，此功能允许添加
收发器多简单的缓冲
路开关连接地址数据总线
时钟发生器
该80C186EC提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和三个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法的并联谐振基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联RES ）
C0 （水晶并联电容）
C
L
（负载电容）
驱动电平
40X最大
7 0 pF的最大
20 pF的
g
2 pF的
1毫瓦（最大）
80C186EC 188EC 80L186EC 188EC
272434 – 2
记
1仅使用第三谐波晶体时所需要的LC网络
图2 80C186EC时钟连接
80C186EC外设
架构
该80C186EC集成了多种常用系统
与CPU核心的外围设备创建一个紧凑而
强大的系统集成的外围设备是否变形
签约是flexbile并提供逻辑内部连接
支持单位之间的行动（例如DMA单元
可以接受来自串行通讯的请求
系统蒸发散股）
集成外设的列表包括
两个级联的8259A兼容的可编
BLE中断控制器
3通道定时器计数器单元
2通道串行通信单元
4通道DMA单元
10路输出片选单位
32位看门狗定时器单元
我O端口单元
刷新控制单元
电源管理单元
每个集成的PE-相关的寄存器。
ripheral都包含在一个128× 16位寄存器
文件称外围控制块（ PCB）的
印刷电路板的基地址是可编程的，并且可以
位于任何256字节地址边界的EI
疗法内存或I O空间
图3提供了相关联的寄存器的列表
有独立的PCB寄存器位汇总
列出所有的寄存器，并确定它们的每个
节目属性
5
80C186EC 80C188EC和80L186EC 80L188EC
16位高集成嵌入式处理器
X
全静态操作
X
真正的CMOS输入和输出
Y
集成的功能集
低功耗静态增强型8086
CPU核心
两个独立的DMA支持
带有集成的UART波特率每
率发生器
四个独立的DMA通道
22多路复用I O端口引脚
两个8259A兼容
可编程中断控制器
三个可编程16位定时器
计数器
32位看门狗定时器
10种可编程芯片选择与
积分等待状态发生器
内存刷新控制单元
电源管理单元
片上振荡器
系统级测试支持
（ ONCE模式）
直接寻址能力为1兆字节
内存和64 KB的I O
低功率操作模式
空闲模式下冻结CPU时钟，但
保持外设活跃
掉电模式冻结所有
内部时钟
省电模式除以所有时钟
通过可编程分频器
Y
可在扩展温度
RANGE （
b
40℃
a
85 C)
支持80C187 Numerics的处理器
扩展（ 80C186EC只）
封装类型
100引脚EIAJ四方扁平封装（ QFP ）
100引脚塑料四方扁平封装
（ PQFP ）
100引脚收缩四方扁平封装
（ SQFP ）
速版本可供选择（ 5V ）
25兆赫（ 80C186EC25 80C188EC25 ）
20兆赫（ 80C186EC20 80C188EC20 ）
13兆赫（ 80C186EC13 80C188EC13 ）
极速版可用（ 3V ）
16兆赫（ 80L186EC16 80L188EC16 ）
13兆赫（ 80L186EC13 80L188EC13 ）
Y
Y
Y
Y
Y
Y
该80C186EC是186集成处理器家族的186集成处理器家族中的一员
采用几种不同的VLSI器件所有这些都有一个共同的CPU架构8086 8088
该80C186EC采用了最新的高密度CHMOS技术整合几个最常见的
与增强型8086 CPU核心系统外围设备的单片创建一个强大的系统
硅芯片
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
版权
英特尔公司1996
1996年5月
订单号272434-004
80C186EC 80C188EC和80L186EC 80L188EC
16位高集成度
嵌入式处理器
目录
介绍
80C186EC核心架构
总线接口单元
时钟发生器
80C186EC外设
架构
可编程中断控制器
定时器计数器单元
串行通信单元
DMA单元
片选单位
我O端口单元
刷新控制单元
看门狗定时器单元
电源管理单元
80C187接口（ 80C186EC只）
ONCE测试模式
包装信息
前缀标识
引脚说明
引脚
封装的热特定网络阳离子
电气规格
绝对最大额定值
页面
4
4
4
4
5
7
7
7
7
7
7
7
7
8
8
8
8
8
8
15
24
25
25
目录
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EC25
AC特性80C186EC20 13
AC特性80L186EC13
AC特性80L186EC16
相对时间
串行端口模式0时序
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
勘误表
修订历史
页面
25
26
29
29
30
30
32
33
34
35
36
37
37
40
40
43
50
51
57
57
2
80C186EC 188EC 80L186EC 188EC
272434 –1
记
括号中的引脚名称适用于80C188EC 80L188EC
图1 80C186EC 80L186EC框图
3
80C186EC 188EC 80L186EC 188EC
介绍
除非特别说明，在所有引用
80C186EC适用于80C188EC 80L186EC和
80L188EC引用引脚之间的差异
在80C186EC 80L186EC和80C188EC
80L188EC列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EC是最高的集成商之一
186集成处理器家族成员
被提供的服务，例如两个串行端口
处理器间通信的诊断和钼
马克接口四个DMA通道允许高
加快数据流动速度以及支持的导通的
板载串行端口灵活的芯片选择单元simpli-
外商投资企业的存储器和外设接口的三个
通用定时器计数器可被用于
各种时间测量和波形发生器的
化工作的看门狗定时器提供保证
即使在最恶劣的环境中系统的完整性
ments两个8259A兼容的中断控制器
处理内部中断和高达57的外部IN-
中断请求一个DRAM刷新单元和24多
路开关连接输入输出端口，轮出的功能集
80C186EC
今后制定的80C186EC的满足需求
低功耗的空间关键型应用的低功耗
应用受益的静态设计
CPU和集成的外围设备以及低
工作电压最低的电流消耗
通过提供一个省电模式的实现暂停
该装置的operaton并冻结放置不
cuits外围设计改进确保
未初始化的外设消耗的电流很小
该80L186EC是80C186EC的3V版本
该80L186EC在功能上等同于
80C186EC
嵌入式
处理器
当前
80C186EC用户可以轻松地升级他们的设计
使用80L186EC和从缩小受益
功耗固有3V操作
图1显示了80C186EC的框图
80C188EC执行单元（ EU）是一种增强型
8086 CPU核心，包括专用硬件
加快提高有效地址的计算
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10条新指令和完全静态能操作
ATION的总线接口单元（ BIU）是相同的
即在原有186系列产品中EX-
CEPT队列状态模式已被删除
缓冲接口控制已更改为缓解
系统设计的时序独立的内部总线
用于BIU和之间的通信导通
片上外设
4
80C186EC核心架构
总线接口单元
该80C186EC核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据
从一个读操作的准备过程中的局部总线
输入引脚为延长总线周期以外
最小的四州（时钟）
总线控制器还产生两个控制显
的NAL （ DEN和DT R）连接至外部时
收发器芯片，此功能允许添加
收发器多简单的缓冲
路开关连接地址数据总线
时钟发生器
该80C186EC提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和三个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法的并联谐振基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联RES ）
C0 （水晶并联电容）
C
L
（负载电容）
驱动电平
40X最大
7 0 pF的最大
20 pF的
g
2 pF的
1毫瓦（最大）
80C186EC 188EC 80L186EC 188EC
272434 – 2
记
1仅使用第三谐波晶体时所需要的LC网络
图2 80C186EC时钟连接
80C186EC外设
架构
该80C186EC集成了多种常用系统
与CPU核心的外围设备创建一个紧凑而
强大的系统集成的外围设备是否变形
签约是flexbile并提供逻辑内部连接
支持单位之间的行动（例如DMA单元
可以接受来自串行通讯的请求
系统蒸发散股）
集成外设的列表包括
两个级联的8259A兼容的可编
BLE中断控制器
3通道定时器计数器单元
2通道串行通信单元
4通道DMA单元
10路输出片选单位
32位看门狗定时器单元
我O端口单元
刷新控制单元
电源管理单元
每个集成的PE-相关的寄存器。
ripheral都包含在一个128× 16位寄存器
文件称外围控制块（ PCB）的
印刷电路板的基地址是可编程的，并且可以
位于任何256字节地址边界的EI
疗法内存或I O空间
图3提供了相关联的寄存器的列表
有独立的PCB寄存器位汇总
列出所有的寄存器，并确定它们的每个
节目属性
5
80C186EC 80C188EC和80L186EC 80L188EC
16位高集成嵌入式处理器
X
全静态操作
X
真正的CMOS输入和输出
Y
集成的功能集
低功耗静态增强型8086
CPU核心
两个独立的DMA支持
带有集成的UART波特率每
率发生器
四个独立的DMA通道
22多路复用I O端口引脚
两个8259A兼容
可编程中断控制器
三个可编程16位定时器
计数器
32位看门狗定时器
10种可编程芯片选择与
积分等待状态发生器
内存刷新控制单元
电源管理单元
片上振荡器
系统级测试支持
（ ONCE模式）
直接寻址能力为1兆字节
内存和64 KB的I O
低功率操作模式
空闲模式下冻结CPU时钟，但
保持外设活跃
掉电模式冻结所有
内部时钟
省电模式除以所有时钟
通过可编程分频器
Y
可在扩展温度
RANGE （
b
40℃
a
85 C)
支持80C187 Numerics的处理器
扩展（ 80C186EC只）
封装类型
100引脚EIAJ四方扁平封装（ QFP ）
100引脚塑料四方扁平封装
（ PQFP ）
100引脚收缩四方扁平封装
（ SQFP ）
速版本可供选择（ 5V ）
25兆赫（ 80C186EC25 80C188EC25 ）
20兆赫（ 80C186EC20 80C188EC20 ）
13兆赫（ 80C186EC13 80C188EC13 ）
极速版可用（ 3V ）
16兆赫（ 80L186EC16 80L188EC16 ）
13兆赫（ 80L186EC13 80L188EC13 ）
Y
Y
Y
Y
Y
Y
该80C186EC是186集成处理器家族的186集成处理器家族中的一员
采用几种不同的VLSI器件所有这些都有一个共同的CPU架构8086 8088
该80C186EC采用了最新的高密度CHMOS技术整合几个最常见的
与增强型8086 CPU核心系统外围设备的单片创建一个强大的系统
硅芯片
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
版权
英特尔公司1996
1996年5月
订单号272434-004
80C186EC 80C188EC和80L186EC 80L188EC
16位高集成度
嵌入式处理器
目录
介绍
80C186EC核心架构
总线接口单元
时钟发生器
80C186EC外设
架构
可编程中断控制器
定时器计数器单元
串行通信单元
DMA单元
片选单位
我O端口单元
刷新控制单元
看门狗定时器单元
电源管理单元
80C187接口（ 80C186EC只）
ONCE测试模式
包装信息
前缀标识
引脚说明
引脚
封装的热特定网络阳离子
电气规格
绝对最大额定值
页面
4
4
4
4
5
7
7
7
7
7
7
7
7
8
8
8
8
8
8
15
24
25
25
目录
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EC25
AC特性80C186EC20 13
AC特性80L186EC13
AC特性80L186EC16
相对时间
串行端口模式0时序
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
勘误表
修订历史
页面
25
26
29
29
30
30
32
33
34
35
36
37
37
40
40
43
50
51
57
57
2
80C186EC 188EC 80L186EC 188EC
272434 –1
记
括号中的引脚名称适用于80C188EC 80L188EC
图1 80C186EC 80L186EC框图
3
80C186EC 188EC 80L186EC 188EC
介绍
除非特别说明，在所有引用
80C186EC适用于80C188EC 80L186EC和
80L188EC引用引脚之间的差异
在80C186EC 80L186EC和80C188EC
80L188EC列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EC是最高的集成商之一
186集成处理器家族成员
被提供的服务，例如两个串行端口
处理器间通信的诊断和钼
马克接口四个DMA通道允许高
加快数据流动速度以及支持的导通的
板载串行端口灵活的芯片选择单元simpli-
外商投资企业的存储器和外设接口的三个
通用定时器计数器可被用于
各种时间测量和波形发生器的
化工作的看门狗定时器提供保证
即使在最恶劣的环境中系统的完整性
ments两个8259A兼容的中断控制器
处理内部中断和高达57的外部IN-
中断请求一个DRAM刷新单元和24多
路开关连接输入输出端口，轮出的功能集
80C186EC
今后制定的80C186EC的满足需求
低功耗的空间关键型应用的低功耗
应用受益的静态设计
CPU和集成的外围设备以及低
工作电压最低的电流消耗
通过提供一个省电模式的实现暂停
该装置的operaton并冻结放置不
cuits外围设计改进确保
未初始化的外设消耗的电流很小
该80L186EC是80C186EC的3V版本
该80L186EC在功能上等同于
80C186EC
嵌入式
处理器
当前
80C186EC用户可以轻松地升级他们的设计
使用80L186EC和从缩小受益
功耗固有3V操作
图1显示了80C186EC的框图
80C188EC执行单元（ EU）是一种增强型
8086 CPU核心，包括专用硬件
加快提高有效地址的计算
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10条新指令和完全静态能操作
ATION的总线接口单元（ BIU）是相同的
即在原有186系列产品中EX-
CEPT队列状态模式已被删除
缓冲接口控制已更改为缓解
系统设计的时序独立的内部总线
用于BIU和之间的通信导通
片上外设
4
80C186EC核心架构
总线接口单元
该80C186EC核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据
从一个读操作的准备过程中的局部总线
输入引脚为延长总线周期以外
最小的四州（时钟）
总线控制器还产生两个控制显
的NAL （ DEN和DT R）连接至外部时
收发器芯片，此功能允许添加
收发器多简单的缓冲
路开关连接地址数据总线
时钟发生器
该80C186EC提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和三个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法的并联谐振基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联RES ）
C0 （水晶并联电容）
C
L
（负载电容）
驱动电平
40X最大
7 0 pF的最大
20 pF的
g
2 pF的
1毫瓦（最大）
80C186EC 188EC 80L186EC 188EC
272434 – 2
记
1仅使用第三谐波晶体时所需要的LC网络
图2 80C186EC时钟连接
80C186EC外设
架构
该80C186EC集成了多种常用系统
与CPU核心的外围设备创建一个紧凑而
强大的系统集成的外围设备是否变形
签约是flexbile并提供逻辑内部连接
支持单位之间的行动（例如DMA单元
可以接受来自串行通讯的请求
系统蒸发散股）
集成外设的列表包括
两个级联的8259A兼容的可编
BLE中断控制器
3通道定时器计数器单元
2通道串行通信单元
4通道DMA单元
10路输出片选单位
32位看门狗定时器单元
我O端口单元
刷新控制单元
电源管理单元
每个集成的PE-相关的寄存器。
ripheral都包含在一个128× 16位寄存器
文件称外围控制块（ PCB）的
印刷电路板的基地址是可编程的，并且可以
位于任何256字节地址边界的EI
疗法内存或I O空间
图3提供了相关联的寄存器的列表
有独立的PCB寄存器位汇总
列出所有的寄存器，并确定它们的每个
节目属性
5
