K4S643232C
修订历史
版本1.1 （ 1999年11月17日）
在订购信息第3页更正错字
CMOS SDRAM
版本1.0 （ 1999年10月）
从KM432S2030CT -G /女改变部分号码K4S643232C -TC按照/ TL重新组织系统的代码
-2-
REV 。 1.1十一月'99
K4S643232C
512K X 32位×4银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比
CMOS SDRAM
概述
该K4S643232C为67,108,864位同步高速数据
率动态RAM组织为4× 524,288字32位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟。 I / O事务处理可在每
时钟周期。工作频率范围，可编程
突发长度和可编程延迟允许在同一设备
要为各种高带宽，高性能有用
存储器系统的应用程序。
订购信息
产品型号
K4S643232C-TC/L55
K4S643232C-TC/L60
K4S643232C-TC/L70
K4S643232C-TC/L80
K4S643232C-TC/L10
最大频率。
183MHz
166MHz
143MHz
125MHz
100MHz
接口
包
LVTTL
86
TSOP （II）的
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
512K ×32
512K ×32
512K ×32
512K ×32
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
DQM
*三星电子保留权利
改变产品或规格不
通知。
-3-
REV 。 1.1十一月'99
K4S643232C
引脚功能说明
针
CLK
CS
名字
系统时钟
芯片选择
输入功能
活跃在正边沿采样所有输入。
CMOS SDRAM
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK ， CKE和DQM 。
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用的至少一个周期之前的新命令。
禁止输入缓冲器掉电模式。
行/列地址被复用在相同的针。
行地址： RA
0
RA
10
，列地址： CA
0
CA
7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存器与RAS低CLK的正边沿行地址。
让行存取&预充电。
闩锁与中科院低CLK的正边沿列地址。
启用列的访问。
允许写操作和行预充电。
锁存来自中科院，我们开始积极的数据。
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲隔离电源和接地，以提供改进的噪音
免疫力。
该引脚建议留在设备上的连接。
CKE
时钟使能
A
0
~ A
10
BA0,1
RAS
CAS
WE
DQM0 3
DQ
0
~
31
地址
银行选择地址
行地址选通
列地址选通
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
V
DD
/V
SS
V
DDQ
/V
SSQ
NC
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
单位
V
V
°C
W
mA
注意：
如果"ABSOLUTE最大RATINGS"超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
电容
时钟
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
= 1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2.5
2.5
2.5
4.0
最大
4
4.5
4.5
6.5
单位
pF
pF
pF
pF
RAS ， CAS，WE ， CS ， CKE ， DQM
地址
DQ
0
？ DQ
31
-5-
REV 。 1.1十一月'99
