包括
MAX 9000A
MAX 9000
可编程逻辑
器件系列
数据表
2003年6月版。 6.5
功能...
■
■
■
■
■
■
■
■
■
■
■
■
■
高性能的CMOS基于EEPROM的可编程逻辑
基于第三代多阵列矩阵器件（PLD ）
（ MAX
）架构
5.0 -V在系统可编程（ ISP） ，通过内置的IEEE标准。
1149.1联合测试行动组（ JTAG ）接口
内置JTAG边界扫描测试（ BST ）电路符合IEEE
标准。 1149.1-1990
高密度的可擦写可编程逻辑器件（ EPLD ）家族
从6000到12000可用门（见
表1）
10 ns的引脚对引脚的逻辑延迟高达计数器频率
144兆赫
完全符合外围部件互连特别
利益集团的（ PCI SIG ）
PCI本地总线规范2.2修订版
双输出宏单元独立使用的组合和
注册逻辑
FastTrack网络
互连快速，可预测的互连延迟
输入/输出寄存器明确和时钟使能对所有的I / O引脚
可编程输出摆率控制，以降低开关噪声
多电压
I / O接口的操作，允许设备与其连接
3.3 V和5.0 V器件
可配置扩展器产品长期经销，允许多达32个
每个宏单元乘积项
可编程节电模式，超过50 ％的功率
减少每个宏单元
表1. MAX 9000器件特性
特征
可用门
触发器
宏单元
逻辑阵列模块（LAB ）
最大用户I / O引脚
t
PD1
（纳秒）
t
前苏联
（纳秒）
t
FCO
（纳秒）
f
CNT
（兆赫）
EPM9320
EPM9320A
6,000
484
320
20
168
10
3.0
4.5
144
EPM9400
8,000
580
400
25
159
15
5
7
118
EPM9480
10,000
676
480
30
175
10
3.0
4.8
144
EPM9560
EPM9560A
12,000
772
560
35
216
10
3.0
4.8
144
Altera公司。
DS-M9000-6.5
1
MAX 9000可编程逻辑器件系列数据手册
...详细信息
特点
■
■
■
■
■
■
可编程宏单元触发器与个别清晰，预置，
时钟和时钟使能控制
可编程安全位保护的专有设计
软件设计支持和提供的自动布局布线
Altera公司的MAX + PLUS
在基于Windows的II开发系统
个人电脑以及太阳SPARC工作站， HP 9000系列700/800和IBM
RISC系统/ 6000工作站
通过EDIF提供了额外的设计输入和仿真支持
2 0 0 3 0 0网表文件，参数化模块库（ LPM ）
Verilog HDL语言，VHDL和其他接口，从流行的EDA工具
制造商如Cadence公司，示例逻辑， Mentor Graphics公司，
的OrCAD ， Synopsys公司， Synplicity公司和VeriBest
编程支持Altera的主编程装置
（ MPU ） ， BitBlaster
TM
串行下载电缆， ByteBlaster的
TM
并行
口的下载线， ByteBlasterMV
TM
并口下载
电缆，以及来自第三方编程硬件
制造商
提供各种封装选项的84至356引脚（见
表2）
注（1）
304-Pin
RQFP
–
–
–
–
216
–
表2. MAX 9000封装选项& I / O数量
设备
EPM9320
EPM9320A
EPM9400
EPM9480
EPM9560
EPM9560A
注意事项：
(1)
84-Pin
PLCC
60
(2)
60
(2)
59
(2)
–
–
–
208-Pin
RQFP
132
132
139
146
153
153
240-Pin
RQFP
–
–
159
175
191
191
280-Pin
PGA
168
–
–
–
216
–
356-Pin
BGA
168
168
–
–
216
216
(2)
MAX 9000器件封装类型包括塑料J形引脚芯片载体（ PLCC ） ，电源
四方扁平封装（ RQFP ），陶瓷针栅阵列（ PGA）和球栅阵列（BGA）
包。
提交一个设计，这个装置之前，应进行完整的热分析
封装。看
应用笔记74 （功率评估Altera器件） 。
2
Altera公司。
MAX 9000可编程逻辑器件系列数据手册
一般
描述
在MAX 9000系列在系统可编程，高密度，高
性能EPLD中基于Altera的第三代MAX
架构。制造在先进的CMOS技术中， EEPROM-
基于MAX 9000系列提供6000至12000可用门，引脚到引脚
延迟尽可能快10纳秒，和高达144MHz的计数器速度。 -10速度
等级MAX 9000系列是兼容的
PCI局部总线
特定网络阳离子， 2.2版。
表3
显示可用的速度等级
MAX 9000器件。
表3. MAX 9000速度等级可用性
设备
-10
EPM9320
EPM9320A
EPM9400
EPM9480
EPM9560
EPM9560A
速度等级
-15
v
v
v
v
v
v
v
v
v
-20
v
表4
显示了MAX 9000器件的典型功能的性能。
表4. MAX 9000的性能
应用
注（1）
宏单元使用
-10
16位可加载计数器
16位加/减计数器
16位预分频计数器
16位的地址译码
16到1多路转换器
注意：
(1)
内部逻辑阵列块显示（ LAB）的性能。括号中的数字显示，从行外部延时
输入引脚来排的I / O引脚。
速度等级
-15
118
118
118
7.9 (15)
10.9 (18)
单位
-20
100
100
100
10 (20)
16 (26)
兆赫
兆赫
兆赫
ns
ns
16
16
16
1
1
144
144
144
5.6 (10)
7.7 (12.1)
在MAX 9000架构支持系统 - 高密度集成
电平的逻辑功能。它可以轻松地集成多个可编程逻辑
设备从好朋友，的GAL ，并22V10s以现场可编程
门阵列（FPGA ）器件和EPLD中。
Altera公司。
3
MAX 9000可编程逻辑器件系列数据手册
所有的MAX 9000器件封装为全球四个专用输入
控制信号的大扇出。每个I / O引脚都有一个相关联的I / O
细胞寄存器与时钟使能的设备的外围控制。如
输出，这些寄存器提供快速时钟到输出时间;作为输入，它们
提供快速设置时间。
MAX 9000 EPLD中提供5.0 -V在系统可编程（ ISP） 。这
功能允许器件进行编程和重新编程的
印刷电路板（PCB ），用于设计过程中快速和高效的迭代
开发和调试周期。 MAX 9000器件保证100
编程和擦除周期。
MAX 9000 EPLD中含有320 560个宏单元，它们被组合成
16个宏单元组，即逻辑阵列模块（LAB ） 。每个宏单元
具有可编程和/固定或阵列和一个可配置寄存器
独立的可编程时钟，时钟使能，清除和预置
功能。为了增加灵活性，每个宏单元提供了双输出
要使用的结构，其允许寄存器和乘积项
独立。此功能允许登记丰富， combinatorial-
密集的设计，有效地实施。双输出
在MAX 9000宏单元的结构，也提高了逻辑利用率，从而
增加设备的有效容量。要建立复杂的逻辑
的功能，每个宏单元可以与共享来补充
扩展产品的术语和高速并行扩展乘积项
提供高达32宏单元乘积项。
在MAX 9000系列提供可编程的速度/功率
最优化。设计速度的关键部分可以在高速运行
速度/全功率，而剩余部分以降低运行
高速/低功耗。这个速度/功耗优化功能可使
用户可以配置一个或多个宏小区，在50 ％或更少的电力来操作
而只增加一个标称定时延迟。 MAX 9000器件还
提供一个选项，降低了输出缓冲器的压摆率，
最大限度地降低噪声瞬变时无速度的关键信号
切换。 MAX 9000器件提供了多电压功能，它允许
输出驱动器，以在混色器或者3.3 V或5.0 V的操作设置
电压系统。
4
Altera公司。
MAX 9000可编程逻辑器件系列数据手册
在MAX 9000系列支持Altera公司的MAX + PLUS II
开发系统，一个单一的，集成的软件包，它提供
原理图，文字，包括VHDL ， Verilog HDL语言，以及Altera的
硬件描述语言（ AHDL ） - 和波形设计输入，
编译和逻辑综合，仿真和时序分析，并
器件编程。在MAX + PLUS II软件提供EDIF 2 0 0
和3 0 0 ， LPM ，以及其他接口的附加设计输入和
仿真支持其他行业标准的PC和基于UNIX
基于工作站的EDA工具。在MAX + PLUS II软件运行
基于Windows的PC ，以及太阳SPARC工作站， HP 9000系列
700/800 ，和IBM RISC系统/ 6000工作站。
f
实用
描述
有关开发工具的更多信息，请参阅
MAX + PLUS II
可编程逻辑开发系统&软件的数据表。
MAX 9000器件使用了第三代MAX架构，收益率
高性能和高度的利用率为最
应用程序。在MAX 9000的体系结构包括以下内容：
■
■
■
■
■
■
逻辑阵列模块
宏单元
扩展乘积项（共享和并联）
FastTrack网络互连
专用输入
I / O单元
图1
示出了MAX 9000体系结构的框图。
Altera公司。
5
