【16位， 400 MSPS数位类比转换器AD9726特点动态性能SFDR ≥ 78 dBc的在fOU】,IC型号AD9726-EBZ,AD9726-EBZ PDF资料,AD9726-EBZ经销商,ic,电子元器件-51电子网

16位， 400 MSPS

数位类比转换器

AD9726

特点

动态性能

SFDR ≥ 78 dBc的在f

OUT

= 20 MHz的

IMD ≥ 82 dBc的在f

OUT

± 70兆赫

ACLR ≥ 76 dBc的在f

OUT

± 70兆赫

NSD ≤ -160分贝/赫兹在f

OUT

± 70兆赫

精密线性校准

DNL ≤± 0.5 LSB为+ 25°C

INL ≤± 1.0 LSB为+ 25°C

THD ≤ -95 dB的在f

OUT

= 1兆赫

LVDS输入，内置100 Ω终端

自动数据/时钟定时同步

单倍数据速率或能够双倍数据速率

差分电流输出

内部精密基准

工作在2.5 V和3.3 V电源供电

扩展工业温度范围

热增强型， 80引脚，符合RoHS标准

TQFP_EP套餐

CLK +

CLK “

功能框图

时钟分配

与控制

SPI

DCLK_OUT +

DCLK_OUT-

CSB

SCLK

SDIO

SDO

RESET

LVDS输出

司机

DB[15]+

LVDS输入数据捕捉

校准

内存

数据同步

DB[15]–

DB[0]+

DB[0]–

16-BIT

DAC

IOUTA

IOUTB

DCLK_IN +

DCLK_IN-

仪器仪表

测试设备

波形合成

通信系统

图1 。

概述

的AD9726是一个16位的数字 - 模拟转换器（DAC ）

这提供了在上转换率领先的优势性能

400 MSPS 。该设备采用低电压差分信号

（ LVDS ）输入，包括内部100 Ω终端。该

模拟输出可以是单端或差分电流。一

内部精密基准是包括在内。

该AD9726还具有同步逻辑监控和

优化的输入数据和采样时钟之间的定时。

这降低了系统复杂性并简化了时序要求一

求。一个LVDS时钟输出也可用于驱动外部

在单数据速率（SDR ）或双倍数据速率的数据泵

（ DDR ）模式。

所有设备的运行是完全可编程的使用灵活

串行端口接口（SPI）。的AD9726也是全功能

在针对无控制器的应用程序默认状态。

产品亮点

的精度和性能的独特组合

使得AD9726同样适合与应用

苛刻的频域或要求苛刻的时域

要求。

非易失性的工厂校准保证了高线性

传递函数。内部逻辑提供了随需应变的自

校准线性度，即使在扩展的工作

温度。

专有架构最大限度地减少数据依赖，

离散混合马刺，并提供增强的动态

性能在很宽范围的输出频率。

高的输入数据速率创建非常高的频率

合成带宽。

全自动的，透明的同步保持

实时时钟和数据之间的最佳时机和

提供了额外的灵活性可编程控制选项。

满量程输出电流的外部电阻编程。

版本B

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

04540-001

应用

国内

参考

REFIO

FSADJ

AD9726

特点................................................. ............................................. 1

应用................................................. ...................................... 1

功能框图............................................... ............... 1

概述................................................ ......................... 1

产品亮点................................................ ........................... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

直流规范................................................ ......................... 3

交流规范................................................ .......................... 4

数字信号规格............................................... ......... 5

时序规格................................................ .................. 5

时序图................................................ .......................... 6

绝对最大额定值............................................... ............. 8

热阻................................................ ...................... 8

ESD注意事项................................................ .................................. 8

引脚配置和功能说明............................. 9

术语................................................. ................................... 11

典型性能特征........................................... 12

串行端口接口............................................... ......................... 15

工作原理............................................... ....................... 17

DAC时钟和数据时钟输出........................................ 17

数据时钟输入............................................... ......................... 17

数据同步电路............................................... 18

模拟输出................................................ ............................ 18

内部参考和满量程输出.............................. 19

复位................................................. ............................................ 19

串行端口接口............................................... .................... 19

SPI引脚说明............................................... ..................... 20

校准................................................. .................................. 20

同步逻辑操作和编程............................... 22

外形尺寸................................................ ....................... 24

订购指南................................................ .......................... 24

修订历史

2月10日 - 修订版。 A到版本B

更改表4 .............................................. .............................. 5

增加了图4和图5 ，重新编号按顺序........... 6

图的变化5和表7 ........................................... .......... 9

更改表9 .............................................. ............................ 16

添加数据的同步电路旁路科............ 18

更改订购指南.............................................. ............ 24

11月5日 - 修订版。 0到版本A

更改功能............................................... ........................... 1

变为表3和表4 ........................................... ............ 5

改变名词科........................................... 10

更改驱动DAC的时钟输入第............ 15

更改复位和串行端口接口部分........... 17

更新的外形尺寸............................................... ........ 22

更改订购指南............................................. ...... 22

7月5日 - 修订版0 ：初始版

版本B |页24 2

AD9726

特定网络阳离子

DC特定网络阳离子

DBVDD = = AVDD1 AVDD2 = 3.3V ， DVDD = CLKVDD = ADVDD = ACVDD = 2.5 V，I

OUT- FS

= 20毫安，内部参考，

民

给T

最大

除非另有规定ED 。

表1中。

参数

准确性

DNL

INL

偏移误差

增益误差

模拟输出

满量程电流

顺从电压

输出阻抗

内部参考

输出电压

输出电流

外部参考

输入电压

输入阻抗

小信号带宽

温度系数

增益漂移

失调漂移

参考漂移

电源

AVDD1 ， AVDD2

电压范围

电源电流（I

AVDD1

+ I

AVDD2

)

ADVDD ， ACVDD

电压范围

电源电流（I

ACVDD

+ I

ADVDD

)

CLKVDD

电压范围

电源电流（I

CLKVDD

)

DVDD

电压范围

电源电流（I

DVDD

)

DBVDD

电压范围

电源电流（I

DBVDD

)

功耗（P

DISS

)

睡眠模式

掉电模式

工作温度范围

民

典型值

±0.5

±1.0

0.003

±1

最大

±1.0

±2.5

单位

最低位

％ FS

MΩ

1.18

1.22

1.2

200

±10

±30

1.27

μA

MΩ

千赫

PPM的FS / ℃，

PPM /℃

3.13

2.37

3.13

575

465

≤10

3.47

2.63

3.47

°C

+85

AMB

= 25°C.

使用缓冲放大器来驱动外部负载。

在SDR测量和f电源电流和功耗

DAC

= 400兆赫和f

OUT

= 1兆赫。

版本B |第24 3

AD9726

AC规格

DBVDD = = AVDD1 AVDD2 = 3.3V ， DVDD = CLKVDD = ADVDD = ACVDD = 2.5 V，I

OUT- FS

= 20毫安，内部参考，

民

给T

最大

除非另有规定ED 。

表2中。

参数

动态性能

输出建立时间（t

），以0.1％的

输出上升时间（10％ 90 ％）

输出下降时间（90％至10％）

输出噪声（我

OUTFS

= 20 mA）的

总谐波失真（ THD ）

DAC

= 400兆赫，女

OUT

= 1兆赫， 0 dBFS的

无杂散动态范围（ SFDR ）

DAC

= 400兆赫， 0 dBFS的

OUT

= 20 MHz的

OUT

± 70兆赫

OUT

= 140兆赫

DAC

= 400 MHz的-3 dBFS的

OUT

= 20 MHz的

OUT

± 70兆赫

OUT

= 140兆赫

DAC

= 200兆赫， 0 dBFS的

OUT

= 20 MHz的

OUT

± 70兆赫

DAC

= 200兆赫， -3 dBFS的

OUT

= 20 MHz的

OUT

± 70兆赫

双音互调失真（ IMD ）

DAC

= 400兆赫， 0 dBFS的

OUT1

= 20兆赫，女

OUT2

= 21 MHz的

OUT1

= 70兆赫，女

OUT2

= 71 MHz的

OUT1

= 140兆赫，女

OUT2

= 141兆赫

邻道泄漏比（ ACLR ）

数据

= 245.76 MSPS ，女

支架

= 70 MHz的单载波WCDMA

数据

= 245.76 MSPS ，女

支架

= 70 MHz的双载波WCDMA

数据

= 245.76 MSPS ，女

CARRIER1

= 70 MHz的四载波WCDMA

数据

= 245.76 MSPS ，女

CARRIER1

= 70兆赫， 8载波WCDMA

噪声频谱密度（ NSD ）

DAC

= 400兆赫，女

OUT

= 70 MHz时， 0 dBFS的

DAC

= 400兆赫，女

OUT

= 70 MHz的-3 dBFS的

DAC

= 400兆赫，女

OUT

= 70 MHz时， -6 dBFS的

更新率

民

典型值

10.5

500

最大

单位

PA / ÷赫兹

dBc的

160

163

165

400

dBc的

dBm / Hz计

MSPS

版本B |第24 4

AD9726

数字信号规格

DBVDD = = AVDD1 AVDD2 = 3.3V ， DVDD = CLKVDD = ADVDD = ACVDD = 2.5 V，I

OUT- FS

= 20毫安，内部参考，

民

给T

最大

除非另有规定ED 。

表3中。

参数

DAC时钟输入（ CLK ± ）

差分电压

共模电压

LVDS输入（ DB [ 15 ： 0 ] ± ， DCLK_IN ± ）

输入电压范围

差分阈值电压

差分输入阻抗

LVDS输出（ DCLK_OUT ± ）

差分输出电压

失调电压

输出短路电流

CMOS输入（ CSB ， SCLK ， SDIO ， RESET ）

逻辑0电压

逻辑1电压

输入电流

CMOS输出（ SDO ， SDIO ）

逻辑0电压

逻辑1电压

输出短路电流

控制输入（ SPI_DIS ， SDR_EN ）

逻辑0电压

逻辑1电压

输入电流

民

0.5

1.0

825

典型值

1.0

1.25

最大

单位

1575

100

250

1.0

400

1.2

0.5

2.5

0.5

3.0

0.5

2.0

100 Ω外部负载。

时序特定网络阳离子

DBVDD = = AVDD1 AVDD2 = 3.3V ， DVDD = CLKVDD = ADVDD = ACVDD = 2.5 V，I

OUT- FS

= 20毫安，内部参考，

民

给T

最大

除非另有规定ED 。

表4 。

参数

LVDS数据总线

数据同步功能（默认）

DDR DCLK_OUT ±传播延迟（T

DCPD - DDR

)

DDR DB [ 15 ： 0 ] ±建立时间（T

DSU - DDR

)

DDR DB [ 15 ： 0 ] ±保持时间（T

DH- DDR

)

SDR DCLK_OUT ±传播延迟（T

DCPD - SDR

)

SDR DB [ 15 ： 0 ] ±建立时间（T

DSU - SDR

)

SDR DB [ 15 ： 0 ] ±保持时间（T

DH- SDR

)

数据同步旁路

DB [ 15 ： 0 ] ±建立时间（T

DSU - BYPASS

)

DB [ 15 ： 0 ] ±保持时间（T

DH- BYPASS

)

CLK ±为IOUT传输延迟（T

PD- BYPASS

)

DB [ 15 ： 0 ]为± IOUT流水线延迟（T

管旁路

)

民

典型值

最大

单位

2000

100

500

300

100

500

800

0.85

DAC时钟周期

版本B |第24个5