LTC4253/LTC4253A
典型性能特性
I
PGH
与温度
60
I
IN
= 2毫安
58 V
PWRGD
= 0V
56
54
V
PGH
(μA)
t
SS
(μs)
52
50
48
46
44
42
40
–55 –35 –15
5 25 45 65 85 105 125
温度（℃）
4253 G28
t
SS
与温度
300
290
280
270
t
SQ
(μs)
260
250
240
230
220
210
200
–55 –35 –15
5 25 45 65 85 105 125
温度（℃）
4253 G29
t
SQ
与温度
500
450
400
350
300
250
200
150
100
50
0
–55 –35 –15
5 25 45 65 85 105 125
温度（℃）
4253 G30
I
IN
= 2毫安
SS引脚悬空
V
SS
RAMPS从0.2V至2V
I
IN
= 2毫安
V
SQTMR
RAMPS 0.5V至3.5V
引脚功能
EN2 （引脚1 ） ：
电源良好状态输出两个使能。这
是，用于控制一个TTL兼容输入
PWRGD2
和
PWRGD3
输出。当EN2为低时，这两个
PWRGD2
和
PWRGD3
将为高。当EN2驱动
高，
PWRGD2
会提供低
PWRGD1
已
积极为多个电源良好延迟序列
(t
SQT
）由测序的定时器设置。 EN2可以使用
控制电源好序的。该引脚在内部
由120μA电流源拉低。
PWRGD2
（引脚2 ） ：
电源良好状态输出两种。动力
好的顺序开始
PWRGD1
锁存低电平有效。
PWRGD2
将锁存低电平后EN2变高，
经过一个电源好序延时T
SQT
通过提供
从时间排序定时器
PWRGD1
变为低电平时，
无论是后话。
PWRGD2
由复位
PWRGD1
去高或EN2变低。该引脚在内部上拉
高以50μA电流源。
PWRGD1
（引脚3 ） ：
电源良好状态输出之一。在开始 -
起来，
PWRGD1
锁存低电平有效，并启动电源良好
序时漏极引脚低于2.39V和GATE
距离第五2.8V
IN
.
PWRGD1
状态由UV ，V重置
IN
（ UVLO ） ， RESET变为高电平或断路器故障超时。
这个引脚通过一个50μA电流源拉高。
V
IN
（引脚4 ） ：
正电源输入。该引脚连接到
通过一个降压电阻器的供给的正侧。一
并联稳压器夹V
IN
在13V以上的V
EE
。内部
欠压锁定（ UVLO ）电路保持GATE为低电平，直到
在V
IN
销大于V
LKO
，覆盖UV和OV 。如果
UV高， OV低， V
IN
出来UVLO ，计时器
启动初始时间周期启动GATE斜坡前
了。如果V
IN
下面降到约8.2V （ 8.5V为
LTC4253A ） ， GATE立即拉低。
RESET （引脚5 ） ：
断路器复位引脚。这是一个异步
异步的TTL兼容的输入。 RESET变为高电平会拉
GATE ， SS ，定时器， SQTIMER低，
PWRGD
输出
高。复位脉冲必须足够宽，以排出
下面V TIMER引脚电压的任何
TMRL
。复位后
锁存的故障，芯片等待联锁条件
如在联锁条件描述复苏之前
操作部分。
SS （引脚6 ） ：
软启动引脚。该引脚用于斜坡冲击
目前在启动时，从而实现了di / dt的控制。
SS引脚电压的20X衰减版本介绍
到电流限制放大器。这种衰减电压限制
MOSFET的漏极的电流通过感测电阻器
在软起动电流限制。在开始时
425353afe
8
