LTC2145-12/
LTC2144-12/LTC2143-12
引脚功能
SENSE （引脚63 ） ：
参考编程引脚。连
SENSE到V
DD
选择内部基准和一个± 1V输入
范围内。连接SENSE地选择内部
基准和一个± 0.5V的输入范围。外部参考
0.625V和1.3V之间施加SENSE选择一个
为± 0.8 V输入范围
SENSE
.
地（裸露焊盘引脚65 ） ：
裸露焊盘必须
焊接到PCB接地。
全速率CMOS输出模式
所有引脚下面有CMOS输出电平
（ OGND到OV
DD
)
D2_0到D2_11 （引脚27 ， 28 ， 29 ， 30 ， 31 ， 32 ， 33 ， 34 ，
35, 36, 37, 38):
2通道数字输出。 D2_11是
MSB 。
DNC （引脚23 ， 24 ， 25 ， 26 ， 43 ， 44 ， 45 ， 46 ） ：
不要连接
这些引脚。
CLKOUT
–
（引脚39 ） ：
CLKOUT倒版本
+
.
CLKOUT
+
（引脚40 ） ：
数据输出时钟。数字输出
同时作为下降沿正常过渡
CLKOUT的
+
。 CLKOUT的相
+
也可延迟
相对于数字输出通过编程模式
控制寄存器。
D1_0到D1_11 （引脚47 ， 48 ， 49 ， 50 ， 51 ， 52 ， 53 ， 54 ，
55, 56, 57, 58):
通道1数字输出。 D1_11是的
MSB 。
OF2 （引脚59 ） ：
通道2上/下溢数字输出。 OF2
高的溢流或下溢流发生时。
OF1 （引脚60 ） ：
通道1上/下溢数字输出。 OF1
高的溢流或下溢流发生时。
双倍数据速率CMOS输出模式
所有引脚下面有CMOS输出电平
（ OGND到OV
DD
)
D2_0_1到D2_10_11 （引脚28 ， 30 ， 32 ， 34 ， 36 ， 38 ） ：
通道2双数据速率数字输出。两个数据
位被多路传输到每个输出引脚。偶数据
位（ D0 ，D2，D4 ，D6， D8 ，D10）出现时， CLKOUT信号
+
is
低。奇数据位（ D1，D3 ，D5， D7 ，D9， D11）出现
当CLKOUT
+
为高。
DNC （引脚23 ， 24 ， 25 ， 26 ， 27 ， 29 ， 31 ， 33 ， 35 ， 37 ， 43 ，
44, 45, 46, 47, 49, 51, 53, 55, 57, 59):
不要连接
这些引脚。
CLKOUT
–
（引脚39 ） ：
CLKOUT倒版本
+
.
CLKOUT
+
（引脚40 ） ：
数据输出时钟。数字输出
同时作为下降，通常过渡
CLKOUT的上升沿
+
。 CLKOUT的相
+
也可以
被延迟，相对于由编程的数字输出
模式控制寄存器。
D1_0_1到D1_10_11 （引脚48 ， 50 ， 52 ， 54 ， 56 ， 58 ） ：
通道1双数据速率数字输出。两个数据
位被多路传输到每个输出引脚。偶数据
位（ D0 ，D2，D4 ，D6， D8 ，D10）出现时， CLKOUT信号
+
is
低。奇数据位（ D1，D3 ，D5， D7 ，D9， D11）出现
当CLKOUT
+
为高。
OF2_1 （引脚60 ） ：
在/下溢数字输出。 OF2_1是
高溢出或下溢发生时。该
过/欠流两个通道复用到
该引脚。通道2时出现CLKOUT
+
低，并
通道1时出现CLKOUT
+
为高。
双倍数据速率LVDS输出模式
所有引脚下面有LVDS输出电平。输出
目前的水平是可编程的。有一个可选的
引脚之间的内部100Ω终端电阻
每个LVDS输出对。
D2_0_1
–
/D2_0_1
+
到D2_10_11
–
/D2_10_11
+
（ 27/28引脚，
29/30, 31/32, 33/34, 35/36, 37/38):
通道2双
数据速率数字输出。两个数据位被复
在每个差分输出端对。偶数个数据位（ D0，
D2，D4 ，D6， D8 ，D10）出现时， CLKOUT信号
+
是低的。该
奇数据位（ D1，D3 ，D5， D7 ，D9， D11）出现时
CLKOUT
+
为高。
CLKOUT
–
/ CLKOUT
+
（ 39/40引脚） ：
数据输出时钟。
数字输出通常在同一时间转换
作为CLKOUT的上升沿和下降沿
+
。的相
CLKOUT
+
也可延迟相对于数字输出
通过编程方式控制寄存器。
DNC （引脚23 ， 24 ， 25 ， 26 ， 43 ， 44 ， 45 ， 46 ） ：
不要连接
这些引脚。
21454312p
17
