LTC2159
应用信息
编码输入
的编码的输入信号的质量强烈影响
A / D转换噪声性能。编码输入应
被旁边当作模拟信号，不要将它们
数字轨迹在电路板上。有两种模式
操作用于编码输入的：在差分编码
模式（图10） ，并且所述单端的编码模式
（图11） 。
LTC2159
V
DD
迪FF erential
比较
0.1F
T1
50
ENC
+
LTC2159
100
0.1F
50
ENC-
2159 F12
0.1F
T1 = MA / COM ETC1-1-13
电阻器和电容器
现在的0402封装尺寸
图12.正弦编码驱动器
0.1F
ENC
+
V
DD
15k
ENC
+
ENC
–
30k
PECL或
LVDS
时钟
LTC2159
0.1F
ENC
–
2159 F13
2159 F10
图10.等效输入编码
电路的差分编码模式
LTC2159
1.8V至3.3V
0V
ENC
+
ENC
–
30k
CMOS逻辑
卜FF器
2159 F11
图13. PECL或LVDS编码驱动器
编码输入。 ENC
+
可以高于V采取
DD
（高达3.6V）
要用于使1.8V至3.3V CMOS逻辑电平。该
ENC
+
阈值是0.9V 。为了获得良好的抖动性能ENC
+
应该有快速的上升和下降时间。
当编码信号被关断或低于近似
三方共同为500kHz的A / D转换进入休眠模式。
时钟占空比稳定器
对于性能良好的编码信号应具有
50 ％（± 10％）的占空比。如果可选的时钟占空比
稳压器电路被使能时，编码工作周期可以
变化从10％到90％的占空比稳定器会
保持恒定的50％的内部占空比。当编码
信号改变频率，占空比稳定器电路
需要百个时钟周期来锁定到输入
时钟。占空比稳定器是通过模式控制启用
注册A2 （串行编程模式） ，或者通过
CS
（并行
编程模式）。
对于应用的采样速率需要改变其中
很快，时钟占空比稳定器可被禁用。如果
占空比稳定器禁用，应小心
使采样时钟有50％ （ ±10％）的占空比。
占空比稳定不应使用下面5Msps的符号。
2159f
图11.等效输入编码
电路的单端编码模式。
差分编码模式建议用于sinu-
soidal ， PECL ， LVDS或编码输入（图12，图13 ） 。
编码输入通过内部偏置到1.2V
10kΩ的等效电阻。编码输入可以是
上面的V拍摄
DD
（高达3.6V） ，和共模
范围是从1.1V到1.6V 。在差分编码
模式， ENC
–
应保持至少200mV的地上来
避免错误触发的单端编码模式。
为了获得良好的抖动性能ENC
+
和ENC
–
应该有
快速的上升和下降时间。
单端的编码方式应当与使用
CMOS编码输入。要选择此模式， ENC
–
所配置
连接至接地和ENC
+
驱动用方波
18
