R
XC5200系列现场可编程门阵列
CON组fi guration
长度计数器开始在入境时立即计算
进入配置状态。在从机模式操作是
重要的是要等待的内部1兆赫的至少两个循环
初始化后，时钟振荡器切换之前认识
CCLK和供给串行比特流。配置将
才开始的内部配置逻辑复位
发布，这恰好两个周期后， INIT变为高电平。
主设备的配置是从32到256延迟
s
为确保正常运行与驱动任何从属设备
由主设备。
在0010前导码，包括了除所有模式
快速模式，表示后面的24位表象
发送的长度计数。长度计数的总数
的配置的时钟需要加载完整config-
uration数据。 （四附加配置时钟
完成配置过程中，需要显示
下面讨论过）的前导码和长度计数后
已经通过以菊花链中的所有设备，
DOUT为High ，以防止帧起始位到达
任何菊花链设备。在快速模式下，长
数位将被忽略，而DOUT保持低电平时，禁用
在伪菊花链中的下一个设备。
一个特定的 CON组fi guration位，早在一种主的网络连接第一个框架
器设备，控制配置时钟速率和能
通过8倍增加。因此，如果快速CON组fi gu-
日粮时钟选择的比特流，较慢的时钟
率一直使用到该配置位被检测到。
每帧有一个起始字段后跟帧组态
配给数据比特和帧错误字段。如果一帧数据的错误
被检测到时，FPGA停止加载，并通知错误
通过将漏极开路INIT引脚为低电平。所有的配置后，
化框架已加载到FPGA中，再次DOUT
如下所述输入数据，使得剩余的数据被传递
上到下一个设备。在快速模式中，当第一
设备完全编程， DOUT变为高电平，使
在链中的下一个设备。
启动
启动是从配置过程中的过渡
预定用户操作。这种转变涉及
从一个时钟源到另一个，和一改变而改变
从接口并行或串行配置的数据，其中
大部分输出三态，正常操作与I / O引脚
活性在用户系统中。启动必须确保
用户逻辑“醒来”摆好，使输出
变得活跃，而不会导致争用的组态
定量的信号，并且该内部触发器被释放
从在正确的时间，全球复位。
图25
描述的启动定时的三个赛灵思FAM-
ilies详细。快速模式下的配置总是使用
无论CCLK_SYNC或UCLK_SYNC定时，其他CON-
成形方式可以使用任何四个时间序列。
要访问内部启动信号，将启动
库元件。
启动时间
不同的FPGA系列具有不同的启动顺序。
在XC2000系列经过一个固定的顺序。 DONE
变高，内部全局复位被去激活的一个
在我之后CCLK周期/ O变得活跃。
该XC3000A系列提供了一定的灵活性。 DONE可
编程之前或之后去高一CCLK周期
在I / O变得活跃。独立完成，内部
全局复位停用1 CCLK周期之前或
在我之后/ O变得活跃。
在XC4000 / XC5200系列提供了额外的灵活性。
这三个事件 - DONE变高，内部复位
被取消激活，用户I / O会主动 - 都可以
发生在任何任意序列。他们每个人都可能发生
1 CCLK周期之前或之后，或同时，任何
的其他人。这种相对定时被选中的装置
在比特流生成软件的软件选项。
默认选项，也是最实际的问题，就是完蛋
去高音响首先，断开CON组fi guration数据源
并避免任何争用时的I / O成为活性
一个时钟后。复位，然后释放另外一个时钟周期
以后，以确保用户操作从稳定
内部条件。这是最常见的序列
用粗线所示
图25中的
但设计人员可以
修改以满足特定的要求。
通常情况下，启动顺序是由内部控制
器件的振荡器输出（ CCLK ），这是异步
系统时钟。
XC4000 / XC5200系列提供了另一种启动计时
选项， UCLK_NOSYNC 。这三个事件的描述
以上不必由CCLK的触发。他们可以作为一个反面
配置选项，由用户时钟触发。这意味着
该设备可以同步地醒来与用户
系统。
延缓配置上电后
推迟后的电主控模式配置，拉
双向INIT引脚为低电平，采用集电极开路
（漏极开路）驱动程序。 （见
图12. ）
采用集电极开路或漏极开路驱动器来保存INIT
低的主模式配置开始之前
使FPGA在完成配置后等待
内存清除操作。当INIT不再持有低
外，该设备通过确定其配置模式
捕捉其模式引脚，并准备启动的配置
化的过程。主设备最多等待一个额外的250
s
以确保在选购菊花链中的任何奴隶
已经看到， INIT为高。
7-110
1998年11月5日（版本5.2 ）
