恩智浦半导体
LPC1311/13/42/43
32位ARM Cortex -M3微控制器
7.功能描述
7.1体系结构概述
在ARM Cortex- M3包括三个AHB -精简版公交车：系统总线的I- code总线，并
在D- code总线（见
图1）。
在I-码和D码芯公共汽车比快
系统总线，并且同样采用TCM接口：一个公交专用指令
取（Ⅰ-代码），以及一个总线进行数据存取（D码） 。使用两个核心总线允许
同时操作，如果并发操作针对不同的设备。
7.2 ARM Cortex-M3处理器
在ARM Cortex- M3是一个通用的32位微处理器，它提供了高
性能和非常低的功率消耗。在ARM Cortex- M3提供了许多新的
功能，包括Thumb-2指令集，低中断延迟，硬件除法器，
中断/可持续多种装载和存储指令，自动状态保存和
为恢复中断，紧密集成的中断控制器，以及多核心巴士
能够同时访问的。
管道技术的采用，使得处理和存储系统的所有部分
可以连续地操作。通常，当一个指令被执行时，其后继
被解码，而第三指令被从存储器中取出。
在ARM Cortex-M3处理器进行了详细的描述
Cortex-M3的技术
参考手册
它可以在网络连接的CIAL ARM网站。
7.3片内Flash程序存储器
该LPC1311 / 13 /42/ 43条32 KB （ LPC1313和LPC1343 ） ， 16 KB （ LPC1342 ） ，或
8 KB的片上FL灰内存（ LPC1311 ） 。
7.4片上SRAM
该LPC1311 / 13 /42/ 43条共8 KB （ LPC1343和LPC1313 ）或4 KB （ LPC1342
和LPC1311 ）片内静态RAM存储器。
7.5存储器映射
在LPC134x包含几个不同的内存区域，在以下所示
数字。
图6
示出了整个地址空间的来自用户的整体图
程序如下观点复位。中断向量区支持地址重新映射。
在AHB外围区域是2 MB的大小和分割，以允许多达128个外设。
的APB外设区是512KB的大小和分割，以允许多达32个外围设备。
任一类型的每个外设分配的空间16 KB 。这样简化了
地址译码每个外设。
LPC1311_13_42_43
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
产品数据表
第3版 - 2010年8月10日
16 62
