位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第779页 > LPC11U13FBD48 > LPC11U13FBD48 PDF资料 > LPC11U13FBD48 PDF资料2第47页
恩智浦半导体
LPC11U1x
32位ARM Cortex -M0微控制器
[8]
最大吨
HD ; DAT
可能是3.45
μs
和0.9
μs
对于标准模式和快速模式，但必须小于吨的最大
VD ; DAT
or
t
VD ; ACK
通过过渡时间（见
UM10204).
这个最大只能满足，如果设备没有延长低电平时间（T
低
）的
SCL的信号。如果时钟拉伸SCL，数据必须被建立时间有效之前它释放时钟。
的tSU ; DAT是数据被测量针对SCL的上升沿设置时间;适用于数据传输和
确认。
[9]
[10]快速模式I
2
C总线器件也可在标准模式我使用
2
C总线系统，但要求吨
SU ; DAT
= 250 ns的必须被满足。
这将是自动进行的，如果器件没有延长SCL信号的低电平周期。如果这样的器件延长了
在SCL信号，它必须输出下一个数据位到SDA线T的低周期
的R（最大）
+ t
SU ; DAT
= 1000 + 250 = 1250毫微秒（根据
标准模式我
2
SCL线之前C总线规范）被释放。另外，确认时间必须满足这个设置时间。
t
f
SDA
70 %
30 %
t
f
70 %
30 %
70 %
30 %
t
HD ; DAT
t
SU ; DAT
t
VD ; DAT
t
高
SCL
70 %
30 %
70 %
30 %
t
低
70 %
30 %
S
1 / f
SCL
002aaf425
图22.我
2
C总线引脚的时钟定时
LPC11U1X
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
目标数据表
第1版 - 2011年4月11日
47 64
