位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第0页 > LPC11U12FBD201 > LPC11U12FBD201 PDF资料 > LPC11U12FBD201 PDF资料2第28页
恩智浦半导体
LPC11U1x
32位ARM Cortex -M0微控制器
1. CRP1禁止通过SWD进入芯片，并允许部分闪存更新
使用一组在ISP有限的命令（不包括佛罗里达州灰扇区0 ） 。此模式是
有用CRP是必要的，需要闪存领域的更新，但各界能
不被擦除。
2. CRP2禁止访问，通过社署的芯片，只允许全闪存擦除和
更新使用ISP的命令的一组减少。
3.运行有充分选择的级别CRP3申请禁止任何访问芯片
通过SWD引脚和ISP 。这种模式有效地禁止使用ISP覆盖
PIO0_1引脚了。它是由用户的应用程序，以提供（如果需要的话）快闪更新
使用IAP机制来电或致电重新调用ISP命令通过启用闪存更新
USART的。
小心
如果三级代码读保护（ CRP3 ）时，没有前途的工厂测试可
在设备上执行。
除了这三个CRP水平，销PIO0_1为有效的用户代码的采样可以是
禁用。有关详情请参阅
LPC11U1x用户手册。
7.13.6.4
APB接口
APB外设位于一个APB总线。
7.13.6.5
AHBLite
该AHBLite在ARM Cortex- M0的CPU总线连接到闪速存储器中，主
静态RAM和ROM 。
7.13.6.6
外部中断输入
所有GPIO引脚可水平或边沿触发的中断输入。
7.14仿真和调试
调试功能都集成到了ARM Cortex -M0 。串行线调试功能
除了标准的JTAG边界扫描支持。在ARM Cortex- M0为
配置为支持多达4个断点和两个观察点。
JTAG边界扫描的RESET引脚选择（ RESET =低）和ARM
SWD调试（ RESET =高） 。在ARM SWD调试端口被禁用，而
LPC11U1x处于复位状态。
备注：
边界扫描操作不应该开始，直到250
μs
POR ，并经过
TAP测试应在边界扫描后复位。边界扫描不受代码
读保护。
LPC11U1X
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
目标数据表
第1版 - 2011年4月11日
28 64
