LM4546A
符号
参数
条件
LM4546A
典型
（注6 ）
极限
（注7 ）
单位
（限量）
模数转换器
决议
动态范围（注9 ）
频率响应
数字到模拟转换器
决议
动态范围（注9 ）
THD
总谐波失真
频率响应
群时延（注9 ）
带外能量的（注10 ）
阻带抑制
D
T
A
S
A
M
Z
OUT
离散音
步长
静音衰减
输出阻抗（注9 ）
所有模拟输出
0 dB至-46.5分贝
模拟输出部分
1.5
86
待定
0.40 x
DV
DD
0.30 x
DV
DD
0.50 x
DV
DD
0.20 x
DV
DD
AC输入连接
高阻抗AC输出链接
AC输出链接
5
12.288
81.4
从50％变化BIT_CLK占空比的
48
20.8
1.3
19.5
SDATA_OUT到BIT_CLK的下降沿
从下降沿保持SDATA_OUT时间
BIT_CLK的
同步到BIT_CLK的上升沿
从上升沿保持同步的时间
BIT_CLK
SDATA_IN的输出延迟上升
BIT_CLK边缘
BIT_CLK ， SYNC ， SDATA_IN或
SDATA_OUT
待定
15
5
待定
待定
15
6
±20
±10
±10
dB
dB
-40
70
-96
-60 dB输入THD + N， A加权
V
IN
= -3 dB时， F = 1千赫，R
L
= 10 k
18
89
0.01
20 - 21 k
2
85
位
分贝（分钟）
%
Hz
毫秒（最大值）
dB
dB
dB
-60 dB输入THD + N， A加权
-1 dB带宽
18
90
20
86
位
分贝（分钟）
千赫
数字I / O
（注9 ）
V
IH
V
IL
V
OH
V
OL
I
L
I
L
I
DR
F
BC
T
BCP
T
CH
F
SYNC
T
SP
T
SH
T
SL
T
dsetup
T
DHOLD
T
SSETUP
T
SHOLD
T
CO
T
上升
高电平输入电压
低电平输入电压
高电平输出电压
低电平输出电压
输入漏电流
三态泄漏电流
输出驱动电流
BIT_CLK频率
BIT_CLK期
BIT_CLK高
同步频率
SYNC期
SYNC高脉冲宽度
SYNC低电平脉宽
编解码器的数据输入建立时间
保持时间为编解码器数据输入
编解码器SYNC输入建立时间
保持时间为编解码器SYNC输入
输出有效延迟
上升时间
V（分钟）
V（最大值）
V（分钟）
V（最大值）
A
A
mA
兆赫
ns
％（最大值）
千赫
s
s
s
NS （分钟）
NS （分钟）
NS （分钟）
NS （分钟）
NS （最大值）
NS （最大值）
数字时序规格
（注9 ）
www.national.com
200308第5版修订版1
4
打印日期/时间： 2009年7月15日15时26分52秒
