位置：首页 > IC型号导航 > 首字符7型号页 > 首字符7的型号第188页 > 78P7200-IH/F > 78P7200-IH/F PDF资料 > 78P7200-IH/F PDF资料2第1页
78P7200
E3/DS3/STS-1
线路接口单元
数据表
2005年7月
描述
该78P7200是线路接口收发器IC
用于STS-1 （ 51.84兆比特/秒） ，DS3 （ 44.736
兆比特/秒）和E3 （ 34.368兆比特/秒）的应用程序。该
接收器具有非常宽的动态范围，并且是
设计是可使用HDB3或B3ZS编码
交替传号反转（ AMI）的投入;它提供
CMOS逻辑电平时钟，利好数据，负面数据
和低电平信号检测器的输出。片上
均衡器改善了符号间干扰
宽容的接收路径上。发射器
转换CMOS逻辑电平时钟，积极的数据和
负数据输入信号转换为AMI的脉冲的
适当形状以用于传输。 A线扩建
（ LBO）的均衡器可被选择来塑造
即将离任的脉冲更短的线路长度。该
78P7200需要一个5伏电源供电，
在一个表面贴装封装。
特点
单个芯片的发射和接收接口，用于
STS-1 （ 51.84兆比特/秒） ， E3（ 34.368兆比特/秒）或DS3
（ 44.736兆比特/秒）的应用
芯片接收均衡器
独特的时钟恢复电路中，不需要
晶体，优化的组件或外部时钟
可选的发送线扩建（ LBO ）来
适应较短的线路长度
符合ANSI T1.102-1993 ， Bellcore实验室TR-
NWT- 000499和GR- 253 -CORE ， ITU -T G.703
和G.823_1991
低电平输入信号指示
提供28 PLCC表面贴装封装
-40 ° C至+ 85 ° C的工作范围
框图
LOWSIG
RVCC
CPD
RVCC
RLF2
RLF1
CLF1
RVCC
RFO
低电平信号
发现
时钟恢复
RCLK
DVCC
LIN +
输入
LIN-
EQ 。
信号
获得
数据
发现
RPOS
RNEG
DGND
TVCC
LOUT +
产量
LOUT-
产量
DRIVER ，
LINE
扩建
脉冲
整形
脉冲
发电机
TCLK
TPOS
TNEG
OPT @
LBO
OPT ！
页： 1的11
2005年Teridian半导体公司
修订版3.0
