KAD5514P
每个寄存器的缺省值将是的结果
经过初始上电自校准。如果一个寄存器将被
递增或递减时，用户应该首先阅读
寄存器的值，然后写递增或递减
值返回到相同的寄存器。
表7.偏置调节
0x20[7:0]
参数
步骤
- 全量表（ ×00）
中等规模（ 0x80的）
+满量程（为0xFF ）
标称步长
粗偏移
255
-133LSB （ -47mV ）
0.0LSB （ 0.0mV ）
+ 133LSB （ + 47mV ）
1.04LSB （ 0.37mV ）
0x21[7:0]
精偏移
255
-5LSB （ -1.75mV ）
0.0LSB
+ 5LSB （ + 1.75mV ）
0.04LSB （ 0.014mV ）
价值
000
001
010
100
地址0X25 ：模式
两种截然不同的降低功耗模式下可以选择。通过
缺省情况下，所述三电平NAPSLP引脚可以选择正常
操作时，午睡或睡眠模式（请参阅“打盹/休眠”上
第21页） 。此功能可以覆盖和控制
通过SPI 。这是一个索引函数时控制
从SPI ，而是一个全局函数时从销驱动。
该寄存器没有被软复位改变。
表10.掉电控制
0x25[2:0]
掉电模式
引脚控制
正常工作
打盹模式
睡眠模式
地址0x22符号： GAIN_COARSE
地址0X23 ： GAIN_MEDIUM
地址0X24 ： GAIN_FINE
每个ADC内核的增益可在粗，中调整
和精细的步骤。粗增益为4位的调整，而
中，细是8位。多粗调位可
设定为± 4.2 ％的总调整范围。 （ ' 0011 ' = -4.2 ％
和' 1100' = + 4.2％） ，推荐使用的所述一个
粗增益设置（ -4.2 ％ -2.8％ ， 1.4％ ，0， 1.4 ％，2.8％ ，
4.2 ％）和微调使用寄存器23H处的增益和
24h.
每个寄存器的缺省值将是的结果
经过初始上电自校准。如果一个寄存器将被
递增或递减时，用户应该首先阅读
寄存器的值，然后写递增或递减
值返回到相同的寄存器。
表8.粗增益调整
0x22[3:0]
Bit3
Bit2
Bit1
Bit0
标称粗增益调整
(%)
+2.8
+1.4
-2.8
-1.4
CLK÷4
SLIP TWICE
CLK÷4
滑一次
CLK÷4
全球设备配置/控制
地址0X71 ： PHASE_SLIP
当使用时钟分频器，它无法确定
传入和分频时钟的同步
阶段。这是多个ADC的时候尤为重要
用在时间交织系统。相滑
特征允许分频时钟的上升沿被
超前一个输入时钟周期时在CLK / 4模式，作为
在图41所示的一个phase_slip执行命令的是
通过先写一个“0”位0地址71H完成
接着通过写“1”到第0位在地址部71h （32 SCLK
周期）。
CLK = CLKP - CLKN
CLK
1.00ns
4.00ns
图41.相滑移： CLK
÷
4模式中，f
时钟
= 1000MHz的
表9中，细增益调节
0x23[7:0]
参数
步骤
- 全量表（ ×00）
中等规模（ 0x80的）
+满量程（为0xFF ）
标称步长
中等增益
256
-2%
0.00%
+2%
0.016%
0x24[7:0]
精细增益
256
-0.20%
0.00%
+0.2%
0.0016%
地址0X72 ： CLOCK_DIVIDE
该KAD5514P有一个可选的时钟分频器，可以
设置四个，两个或一个（无分频）来划分。默认情况下，
三电平CLKDIV引脚选择除数（请参阅“时钟输入”
第19页） 。此功能可以覆盖，
通过SPI控制，如表11所示。这
寄存器不被软复位改变。
25
FN6804.2
2009年9月10日
