位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第0页 > ISLA118P50_11 > ISLA118P50_11 PDF资料 > ISLA118P50_11 PDF资料1第1页
8位， 500MSPS A / D转换器
ISLA118P50
该ISLA118P50是一种低功耗，高性能， 500MSPS
模拟到数字化设计与Intersil专有转换器
的FemtoCharge
技术在标准的CMOS工艺。该
ISLA118P50是8 ， 10引脚兼容的产品组合的一部分，
12位A / Ds的。此设备的KAD551XP -50的升级
产品系列和引脚类似。
该器件采用两个时间交错250MSPS单元A /部门
达到500 MSPS的最终采样率。单500MHz的
转换时钟被提供给转换器，并且所有交织
时钟的内部管理。专有的Intersil的交织
引擎（ I2E ）进行偏移，增益自动精校正，
和采样时间偏移的单位位A / D之间的错配
优化性能。没有外部交错算法
所需。
串行外设接口（ SPI ）端口可用于广泛的
可配置的A / D转换。该SPI还控制交错
校正电路，使系统发出连续
校准命令以及配置许多动态
参数。
数字输出数据格式为可选LVDS或CMOS
格式。该ISLA118P50可在72触点QFN
封装，带有裸焊盘。性能超过规定
在整个工业温度范围（-40 ° C至+ 85°C ） 。
特点
1.15GHz模拟输入带宽
90fs时钟抖动
自动精细交叉校正校准
多片时间校准通过同步支持
时钟分频器复位
可编程增益，偏移和倾斜控制
超量程指示灯
时钟相位选择
打盹和睡眠模式
二进制补码，格雷码或二进制数据格式
DDR LVDS兼容或LVCMOS输出
可编程测试模式以及内部温度传感器
应用
雷达和电子/信号情报
宽带通信
高性能数据采集
CLKDIVRSTN
CLKDIVRSTP
引脚兼容系列
OVDD
AVDD
模型
ISLA112P50
CLKOUTP
CLKOUTN
决议
12
10
8
速度
（ Msps的）
500
500
500
CLKP
CLKN
时钟
管理
ISLA110P50
ISLA118P50
SHA
8位的
250MSPS
ADC
VREF
关键的特定连接的阳离子
D [7： 0 ] p
D [7： 0 ] n的
信噪比为49.9dBFS对于f
IN
= 190MHz （ -1dBFS ）
SFDR = 68dBc对于f
IN
= 190MHz （ -1dBFS ）
总功耗= 428mW
ORP
数字
VINP
VINN
增益/偏移/倾斜
调整
ORN
指定outfmt
OUTMODE
I2E
错误
更正
VCM
SHA
8位的
250 Msps的
ADC
VREF
1.25V
+
–
SPI
控制
RESETN
NAPSLP
图1.框图
2011年7月25日
FN7565.2
1
OGND
AGND
CSB
SCLK
SDIO
SDO
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
版权所有Intersil公司美洲2010年， 2011年版权所有
Intersil公司（设计）和的FemtoCharge是由Intersil公司或其子公司所拥有的商标。
提及的所有其他商标均为其各自所有者的财产。
