位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第0页 > ISLA112P50_11 > ISLA112P50_11 PDF资料 > ISLA112P50_11 PDF资料1第17页
ISLA112P50
数字输出
输出数据可作为LVDS兼容或并行总线
CMOS模式。在任一情况下，数据被显示在双倍数据
速率（DDR ）格式。图3和图4示出了定时关系
LVDS和CMOS模式，分别。
此外，在驱动电流为LVDS模式下可以设定为一个
标称3毫安或节电2毫安。低电流设定
可以用在设计中的接收机处于紧密的物理
靠近A / D转换。此设置的适用性
取决于PCB布局，因此，用户必须
实验，以确定是否性能下降是
观察到。
输出模式和LVDS驱动电流是通过所选择的
如表1所示OUTMODE销。
表1 OUTMODE PIN设置
OUTMODE销
AVSS
FL燕麦
AVDD
模式
LVCMOS
LVDS ， 3毫安
LVDS ， 2毫安
唤醒从休眠模式序列（ CSB高）
拉CSB低
等待150μs
写“ 001x ”来注册25
等待1毫秒，直到A / D完全通电
在一个应用程序， CSB保持低睡眠模式下，
不需要150μs CSB设置时间为SPI寄存器是
通电时CSB为低时，芯片的功耗增大
由 15mW的在这种情况下。在1ms的唤醒时间的写操作之后
“ 001x ”注册25仍然适用。它通常建议
CSB保持在较高的睡眠模式，以避免任何意外SPI
活动上的A / D 。
所有数字输出（数据， CLKOUT和OR ）被放置在一个高
打盹或睡眠时阻抗状态。输入时钟应
保持运行，并在午睡或休眠期间的固定频率，
CSB应该是高的。从打盹模式恢复的时间将增加
如果时钟被停止时，由于内部的DLL可能需要长达52μs
在250MSPS重新锁定。
默认情况下，该设备后接通电源时，所述操作状态是
由NAPSLP引脚控制如表2所示。
表2. NAPSLP PIN设置
NAPSLP PIN
AVSS
FL燕麦
AVDD
模式
正常
睡觉
觉
的输出模式也可以通过SPI端口进行控制，
它覆盖了OUTMODE引脚设置。这个细节是
第22页上载“串行外设接口” 。
外部电阻造成的偏差为LVDS驱动器。一个10kΩ ，
1 ％的电阻必须从RLVDS针到OVSS连接。
超量程指示灯
超量程（ OR）位被置位时，输出代码河段
正满量程（如0xFFF的偏移二进制模式） 。输出
在超量程条件代码不回绕。该
或位在采样速率更新。
在关断模式下，也可以通过SPI控制
端口，覆盖NAPSLP引脚设置。这个细节是
第22页载“串行外设接口”这是一个
从SPI控制时，而是一个全局索引的函数
从引脚驱动时起作用。
功耗
由ISLA112P50的功耗主要取决于
关于采样率，输出模式： LVDS VS CMOS和
DDR VS SDR 。有一个静态偏置在模拟电源，而
剩余的功率耗散是线性相关于样品
率。输出电源耗散的变化程度较小的
LVDS模式下，但更密切相关的时钟频率
CMOS模式。
数据格式
输出数据可以以三种形式： 2的
补充，格雷码和偏移二进制。数据格式是
通过指定outfmt引脚选择为示于表3 。
表3.指定outfmt PIN设置
指定outfmt PIN
AVSS
FL燕麦
AVDD
模式
偏移二进制码
二进制补码
格雷码
打盹/休眠
该装置的部分可以被关闭以在节省功率
当不需要时将A / D的操作。两个省电
模式可供选择：打盹和睡眠。打盹模式降低功耗
耗散到小于164mW ，并恢复到正常操作
约2.75μs 。休眠模式可降低功耗，以
比为6mW少，但需要大约1毫秒从收回
睡眠命令。
从睡眠模式唤醒时间取决于状态
公务员事务局;在一个典型的应用程序公务员事务局会在睡眠时保持高电平，
需要用户等待150μs最大后CSB被断言
（拉低）之前写“ 001x ”到SPI寄存器25。
设备将被完全关起来，在此之后，正常模式下1毫秒
命令被写入。
17
的数据格式，也可以通过SPI端口进行控制，
它覆盖了指定outfmt引脚设置。这个细节是
第22页上载“串行外设接口” 。
偏移二进制编码映射最负的输入电压，以
代码量0x000 （全0）和最积极的投入到0xFFF的（全
那些）。二进制补码只是补充了MSB
偏移二进制表示的。
FN7604.2
2011年8月1日
