ISL8126
典型性能曲线
35
33
I
EN
_FF1_HYST （ μA ）
I
EN
_FF2_HYST （ μA ）
-25
0
25
50
75
100
125
150
（续）
35
33
31
31
29
29
27
27
25
-50
25
-50
-25
0
25
50
75
100
125
150
温度（℃）
温度（℃）
图7. EN / VFF1滞环电流与温度
图8. EN / VFF2滞环电流与温度
操作模式
有不同的信号时9典型的操作模式
在EN / VFF1 ， EN / VFF2 ， VSEN2 + ， VSEN2- ， FB2和水平
CLKOUT / REFIN 。
模式1： IC是完全禁用时EN / VFF1和
EN / VFF2被拉到0.8V以下。
模式2：采用EN / VFF1拉低EN / VFF2拉>0.8V
（模式2A ） ，或EN / VFF1拉>0.8V和EN / VFF2拉低
（模式图2B ）时， ISL8126操作为单相调节器。
当EN / VFF1被拉低时， ISHARE引脚拉至VCC
在内部。根据EN / VFF1 >0.8V ，会有电流源
出从ISHARE销，它表示通道1的电流
加上15μA失调电流。
模式3 ：当VSEN2-用作负感测线，既
通道的相移取决于电压电平
CLKOUT / REFIN 。当CLKOUT / REFIN引脚在29 ％至
VCC时，通道2的延迟为0°以上通道1 （模式3A）的45％;
当在45 ％至62％的VCC的，有一个90°的延迟（模式3B） ;
当大于62％至VCC ，有一个180°的延迟（模式3C）。
请参阅“ DDR
而双模式操作“
第36页。
模式4：当VSEN2-被用作阴性远程感测线，
和CLKOUT / REFIN连接到外部电压斜坡
比内部软启动斜坡低，低于0.6V时，
外部斜坡信号将取代通道2的内部软启动
坡道起动时进行跟踪，在DDR模式控制器工作。
控制器将使用内部的0.6V中的最低电压
参考在CLKOUT / REFIN引脚和外部电压
软启动斜坡信号。通道1被延迟60 °的背后
通道2.请参阅“ DDR
而双模式操作“
on
第36页。
模式5 ： VCC内部的400mV的用VSEN2-拉， FB2拉到
地面和VSEN2 +拉要么与VCC或GND ，内部
通道是180 °异相操作和在两相单
输出（模式5A）。在CLKOUT / REFIN引脚也标志着出时钟
与60 °相移（上升沿）相对于通道1的
时钟信号（下降沿的PWM的边缘）为6相操作具有两个
其他ISL8126s （模式5B）。当共享引脚未
彼此连接的三个集成电路中的同步，其中的两个
可以在模式5A工作。第三届IC可以在模式3下工作，以
生成3路独立输出（模式5C） ，或第三IC能
也可以在模式4操作，以产生4个独立的输出
（模式5D ） 。
MODE 6 ： VCC内部的400mV的用VSEN2-拉， FB2拉到
VCC和VSEN2 +低电平时，内部渠道（如第1和
第三阶段，分别地）是240 °异相。该
CLKOUT / REFIN引脚上的信号进行120°的相对相位的下降
信道1的时钟信号的边缘，以与所述第二同步
ISL8126的通道1 （为第2阶段） 。这允许三相单
使用两个ISL8126s构成输出配置。
模式7 ： 400mV的范围内随着VSEN2-拉到VCC两者的
FB2和VSEN2 +拉至VCC ，内部通道是180°
外的相。在CLKOUT / REFIN引脚信号输出（上升沿）
90°的相对相位对信道1的时钟信号（下降沿的边沿
PWM）来与另一ISL8126同步，从而可以操作
在模式3中，如图4所示，图5A或7A 。一个4相单输出转换器可以是
有两个ISL8126s在模式5A或7A建造工作
（模式7A ） 。如果共享总线未连接IC之间，每个IC
可以产生一个独立的输出（模式7B）。当
第二ISL8126工作作为两个独立的稳压器
（模式3 ），或在DDR模式（模式4 ），则三个独立
输出系统的情况下（模式7C）。这两款IC还可以
构成为一个三相变换器（0° ，90°，和180° ，而不是一个
相等的相移为3相）与单相调节器
(270°).
模式8 ：输出CLKOUT信号可以扩张
与级联测序12相操作，如图
表2.无外部时钟需要在该模式下所需
相移。
MODE 9 ：外部时钟，该器件可用于5进行扩展，
如图7所示，如图8所示，与所需的9图10和11相单输出操作
相移。
22
FN7892.0
2011年9月7日
