MC100EP196
表1.引脚说明
针
23, 25, 26, 27,
29, 30, 31, 32,
1, 2
3
4
5
6
7
8
9, 28
13, 18, 19, 22
10
11
12
14
15
16
17
21
20
名字
D[0:9]
I / O
LVCMOS ， LVTTL ，
ECL输入
LVCMOS ， LVTTL ，
ECL输入
ECL输入
ECL输入
ECL输入
ECL输入
ECL输入
ECL输出
ECL输出
ECL输入
模拟量输入
ECL输出
ECL输出
默认状态
低
描述
单端并行数据输入[ 0 ： 9 ] 。内部75千瓦到V
EE
.
（注1 ）
单端CASCADE /串级控制输入。内置75千瓦
到V
EE
。 （注1 ）
反的差分输入。内部75千瓦到V
EE
.
倒差分输入。内部75千瓦到V
EE
和36.5千瓦至
V
CC
.
ECL参考电压输出
参考电压ECL模式连接
LVCMOS ， ECL ，或LVTTL输入模式选择
负电源电压。所有V
EE
引脚必须在外部CON-
连接至电源，以保证正常运行。 （注2 ）
正电源电压。所有V
CC
引脚必须在外部CON-
连接至电源，以保证正常运行。 （注2 ）
单端D引脚LOAD / HOLD输入。内部75千瓦到V
EE
.
单端的最小延迟设置逻辑输入。内部75千瓦到
V
EE
。 （注1 ）
单端的最大延迟设置逻辑输入。内部75千瓦到
V
EE
。 （注1 ）
倒差分级联输出的D [ 10 ]输入。通常情况之三
及时停止50
W
到V
TT
= V
CC
2 V.
反的差分级联输出的D [ 10 ]输入。通常
终止50
W
到V
TT
= V
CC
2 V.
单端输出使能引脚。内部75千瓦到V
EE
.
微调输入。
反的差分输出。通常情况下终止50
W
to
V
TT
= V
CC
2 V.
倒差分输出。通常情况下终止50
W
to
V
TT
= V
CC
2 V.
D[10]
IN
IN
V
BB
V
EF
V
CF
V
EE
V
CC
LEN
SETMIN
SETMAX
级联
级联
EN
FTUNE
Q
Q
低
低
高
低
低
低
低
1. SETMIN将覆盖SETMAX如果两者都高。 SETMAX和SETMIN将覆盖所有的D [ 0:10 ]输入。
2.所有V
CC
和V
EE
引脚必须从外部连接到电源，以保证正常运行。
http://onsemi.com
3
