位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第35页 > MC100EP196FAR2 > MC100EP196FAR2 PDF资料 > MC100EP196FAR2 PDF资料1第1页
MC100EP196
3.3V ECL可编程
延迟芯片与FTUNE
该MC100EP196是一个可编程延迟片（PDC）设计的
主要用于时钟偏移校正和定时调整。它提供了变量
延迟差分NECL / PECL输入过渡。它具有类似
架构的EP195 ，以期进一步VCO的调谐到所添加的特征
http://onsemi.com
使用延迟FTUNE引脚。该FTUNE输入有模拟电压
从V
CC
到V
EE
微调的输出延迟从0到60 ps的。
记号
延迟部由门的可编程矩阵和
图*
多路转换器中所示的逻辑图，图2的延迟增量
的EP196具有大约10皮秒和净一个数字选择的分辨率
射程可达10.2纳秒。所需的延迟时间的选择通过10数据选择
MC100
输入D [ 9：0]的值和由LEN控制（引脚10）。在低水平
EP196
LEN允许的实时延迟值由一个透明的LOAD模式
AWLYYWW
D [ 9：0] 。低电平到高电平的跳变LEN将锁定， HOLD
LQFP32
FA后缀
32
目前对D中的任何后续更改当前值[ 10 ： 0 ] 。该
CASE 873A
对于不同的关联来D0自来水号大约的延迟值（ LSB ）
1
至D9 （ MSB），示于表5 。
因为EP196是使用链复用器设计的，它有一个
A
=大会地点
2.4 ns的固定最小延迟。一个额外的针，D10，提供了一种用于
WL
=晶圆地段
控制引脚14和15 ， CASCADE和级联，也锁定
YY
=年
WW
=工作周
通过LEN ，在级联多个的pdc增加可编程
范围内。级联逻辑可以完全控制多个的PDCs的。
从全“1”状态的开关器件在D：与SETMAX LOW [ 0 9 ]
到D上的所有“ 0 ”状态[ 0 ： 9] SETMAX高会增加
*有关其他标识信息，请参阅
应用笔记AND8002 / D 。
延迟相当于“ D0 ” ，最小增量。
选择输入引脚，D [ 10：0] ，可以是阈值控制由
V之间的互连组合
EF
（引脚7 ）和V
CF
（引脚8 ）
为LVCMOS ， ECL ，或LVTTL电平信号。 LVTTL和LVCMOS
订购信息
操作仅在PECL模式下可用。对于LVCMOS输入电平，
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第17页上。
离开V
CF
和V
EF
开。对于ECL运行，短期V
CF
和V
EF
（脚7和8）。对于LVTTL电平操作，连接一个1.5 V电源
参考V
CF
离开开V
EF
引脚。 1.5 V基准电压
到V
CF
引脚可以通过放置之间的2.2千瓦的电阻来实现
V
CF
和V
EE
3.3 V电源。
在V
BB
销，内部产生的电源电压，提供给
仅此设备。对于单端输入条件，未使用
差动输入被连接到V
BB
作为切换基准电压。
V
BB
还可以rebias AC耦合输入。在使用时，去耦V
BB
和V
CC
通过0.01
mF
电容和限制电流供应或吸收
0.5毫安。当不使用时，V
BB
应由开放。
100系列包含温度补偿。
最大频率> 1.2 GHz的典型
打开输入默认状态
可编程范围：0 ns至10 ns的
安全钳上的投入
延时范围： 2.4 ns至12.4纳秒
在EN引脚为逻辑高电平将迫使Q为逻辑
低
10 ps的增量
D [ 10 ： 0 ]可以接受ECL ， LVCMOS ， LVTTL或
PECL模式经营范围：
输入
V
CC
= 3.0 V至3.6 V与V
EE
= 0 V
V
BB
输出参考电压
NECL模式经营范围：
V
CC
= 0 V与V
EE
= -3.0 V至-3.6 V
半导体元件工业有限责任公司，2004
1
2004年10月 - 10牧师
出版订单号：
MC100EP196/D
