引脚名称
VLBIAS
VREF
TYPE
输入
输入
描述
纵向偏移电压。输入到该引脚为补偿参考电压
ASLIC设备纵向控制回路。
模拟参考。此电压由ASLAC设备提供与所使用的
ASLIC设备，用于内部参考之用。所有的模拟输入和输出信号间
面临的ASLAC设备都参考该引脚。名义上设置为2.1 V.
四线传输信号。该引脚与VREF之间的电压缩放版本
电压的AC分量之间的SA和SB销感测。的一端
两线输入阻抗编程网络连接到VTX 。在VTX电压
摆动正面和负面的VREF 。
VTX
产量
ASLAC设备
引脚名称
AGND
C2–C1
TYPE
GND
产量
描述
模拟（安静）接地。 VREF为参考，以这个理由。
ASLIC设备控制。这些三元逻辑输出引脚专用于控制了选购
展业务的ASLIC设备的状态。这些输出的电平逻辑高，逻辑低，
和高阻抗。
片选。片选输入端（低电平有效）使该器件使命令和
数据可以写入或从中读取。如果芯片选择保持低16以上DCLK赛扬
克莱斯（独立的MCLK或PCLK的） ，一个硬件复位被当时芯片SE-执行
择返回逻辑1 。
数据时钟。数据时钟脉冲输入移位数据移入或移出的微处理器接口的
该ASLAC设备。最大时钟速率为4.096兆赫。
数字地。数字地回报。
数据输入/输出。控制数据被串行地写入和读出的ASLAC装置的出
由DI / O引脚，与第一最显著位。数据时钟（ DCLK ）决定
数据速率。 DI / O是除了当数据正在从ASLAC发送高阻抗
设备下的CS的控制。
接收PCM数据。接收PCM数据接收串行不论是从DRA和DRB
口，根据用户程序的控制端口选择。数据被接收时，最显著
首先一点，在8位PCM或16 - bit线性2的补阵阵每隔125微秒的PCLK
率。接收端口是不受SMODE位的设置。 （ DRB - 44针
PLCC只）。
发射PCM数据。发送PCM数据被串行发送或者通过所述DXA或
DXB港，在用户的控制端口选择。的发送数据的输出是可用的
每隔125微秒和移出，最显著位第一，在8位PCM或16 - bit线性2的
在PCLK率补充阵阵。 DXA / B阵阵之间的高阻抗
当设备处于非活动状态。
对于信号的PCM高速公路寄存器操作，见SMODE描述。 （ DXB
- 44引脚PLCC只） 。
FS
输入
帧同步。帧同步信号是用于识别的开头8 kHz的脉冲
框架。该ASLAC设备引用个别时段相对于这个投入，这
必须同步到PCLK 。
回路电压检测。 IAB的引脚为参考VREF电流求和节点。一个EX-
ternal电阻（ RAB ）连接这个引脚和ASLIC设备的VDC引脚之间，
在正常操作中，电流流出该引脚。当ASLIC装置处于热
关断时，电流将被强制进入该引脚。
电池电压检测。该IBAT引脚参考AGND电流求和节点，
接收电流成比例的系统电池电压。感电阻/钙
pacitor网络连接之间的ASLIC设备的QBAT引脚和IBAT
引脚。
CS
输入，主动
低
DCLK
DGND
DI / O
输入
GND
输入/输出
DRA ， DRB
输入
DXA ， DXB
产量
IAB
输入
IBAT
输入
10
Am79213 / Am79C203 / 031数据表
