IDT707278S/L
32K ×16行切换的双端口SRAM与外部银行选择
工业和商业温度范围
定时写周期第1号波形， R / W控制时序
(1,5,8)
t
WC
地址
t
HZ
(7)
OE
t
AW
CE
or
MBSEL
UB
or
LB
(9)
(9,10)
t
AS
(6)
读/写
t
WP
(2)
t
WR
(3)
数据
OUT
定时写周期2号的波形，
CE， UB ， LB
时序控制
(1,5)
t
WC
地址
CE
or
MBSEL
注意事项：
1. R / W或
CE
or
UB
和
LB
= V
IH
在所有的地址转换。
2.在重叠（ T A写操作
EW
或T
WP
）的
CE
= V
IL
和一个R / W = V
IL
对于存储器阵列写入周期。
3. t
WR
是从较早的测量
CE
或读/写（或
MBSEL
或R / W）去到V
IL
到写周期的结束。
4.在这期间，在I / O引脚在输出状态和输入信号必须不被应用。
5.如果
CE
or
MBSEL
= V
IL
同时发生或在R / W = V后过渡
IL
转换时，输出保持在
高阻抗状态。
6.定时取决于哪个能信号被断言最后
CE
或读/写。
7.此参数由设备特性保证，但未经生产测试。过渡测量0mV从稳态与输出负载测试
（图2） 。
8.如果
OE
= V
IL
在读/写控制的写入周期中，写入脉冲宽度必须吨的大
WP
或（T
WZ
+ t
DW
），以允许在I / O驱动器关闭和数据是
放到总线上用于所需吨
DW
。如果
OE
= V
IH
在一个R / W控制的写周期，这要求不适和写脉冲可短至
指定的T
WP
.
9.要访问的RAM ，
CE
= V
IL
和
MBSEL
= V
IH
。访问邮箱，
CE
= V
IH
和
MBSEL
= V
IL
. t
EW
必须满足任一条件。
10.请参考真值表一
D
E
S
N N
E G
M SI
M E
O D用
C
东西
T N
O
N
t
LZ
t
WZ
(7)
t
OW
有效
(4)
t
DW
t
DH
数据
IN
t
AW
(9,10)
R
O
F
(4)
3739 DRW 08
t
AS
(6)
t
EW
(2)
t
WR
(3)
UB
or
LB
(9)
读/写
t
DW
t
DH
数据
IN
3739 DRW 09
6.42
12
