ICS8705
Z
ERO
D
ELAY
, D
。微分
-
TO
-LVCMOS / LVTTL
C
LOCK
G
enerator
D
。微分
C
LOCK
I
NPUT
I
覆盖整个院落
在CLK / NCLK接受LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
和其他差分信号。双方V
摇摆
和V
OH
必须满足
在V
PP
和V
CMR
输入要求。图3A-3D显示
为CLK / NCLK输入的最驱动界面的例子
常见的驱动程序类型。这里建议输入接口
仅作为示例。请与驱动程序供应商协商
成分以确认驱动器端接的要求。为
例如，在
图4A中，
输入端接申请LVHSTL
驱动程序。如果你是从另一个文氏用LVHSTL司机
多尔，用自己的终止建议。
3.3V
3.3V
3.3V
1.8V
ZO = 50欧姆
ZO = 50欧姆
CLK
ZO = 50欧姆
NCLK
LVHSTL
ICS
HiPerClockS
LVHSTL驱动程序
R1
50
R2
50
R3
50
LVPECL
ZO = 50欧姆
CLK
NCLK
HiPerClockS
输入
HiPerClockS
输入
R1
50
R2
50
F
IGURE
3A 。 CLK /
N
CLK我
NPUT
D
BY四分五裂
LVHSTL
河
F
IGURE
3B 。 CLK /
N
CLK我
NPUT
D
BY四分五裂
3.3V LVPECL
河
3.3V
3.3V
3.3V
R3
125
ZO = 50欧姆
CLK
ZO = 50欧姆
NCLK
LVPECL
R1
84
R2
84
HiPerClockS
输入
R4
125
3.3V
3.3V
LVDS_Driv器
R1
100
ZO = 50欧姆
ZO = 50欧姆
CLK
NCLK
输入接收器
F
IGURE
3C 。 CLK /
N
CLK我
NPUT
D
BY四分五裂
3.3V LVPECL
河
F
IGURE
3D 。 CLK /
N
CLK我
NPUT
D
BY四分五裂
3.3V LVDS
河
8705BY
www.idt.com
11
REV 。 2010年7月2日
