集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
TYPE
动力
产量
动力
产量
描述
正电源引脚。
差分输出对。 LVPECL接口电平。
负电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 3
4
5
6
7
8
注意：
名字
V
CC
Q，N Q
V
EE
V
BB
额定偏置电压在V
CC
- 1.38V.
上拉/铟（Inver）婷差分LVPECL时钟输入。 V
CC
离开的时候/ 2默认
NPCLK
输入
下拉浮动。可以接受LVPECL ， LVDS ， CML接口电平。
非INVER婷差动LVPECL时钟输入。
PCLK
输入
下拉
可以接受LVPECL ， LVDS ， CML接口电平。
高电平输出使能。当逻辑高电平时，输出使能
并跟随输入时钟。当逻辑低电平时，输出驱动器的逻辑
OE
输入
上拉
低（Q =低， NQ =高） 。 LVCMOS / LVTTL接口电平。
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
R
下拉
R
上拉
参数
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
37.5
37.5
最大
单位
K
K
853001AG
www.icst.com/products/hiperclocks.html
2
REV 。一2005年1月29日
