集成
电路
系统公司
ICS8521I-03
L
OW
S
KEW
, 1-
TO
-9
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
TYPE
动力
输入
输入
输入
输入
输入
动力
输入
动力
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
下拉
上拉
下拉
下拉
上拉
描述
核心供电引脚。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。
时钟选择输入。当HIGH ，选择CLK1 ， nCLK1投入。
当低，选择CLK0 ， nCLK0 。
LVTTL / LVCMOS接口电平。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。
电源接地。
同步时钟使能。高电平时，时钟输出跟踪
时钟输入。低电平时， Q输出强制为低电平，输出NQ
被迫高。 LVCMOS / LVTTL接口电平。
输出电源引脚。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
6
7
8
9, 16, 17,
24, 25, 32
10, 11
12, 13
14, 15
18, 19
20, 21
22, 23
26, 27
28, 29
30, 31
名字
V
DD
CLK0
nCLK0
CLK_SEL
CLK1
nCLK1
GND
CLK_EN
V
DDO
nQ8 ， Q8
nQ7 ， Q7
nQ6 ， Q6
nQ5 ， Q5
nQ4 ， Q4
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最小典型
4
51
51
最大单位
pF
K
K
8521AYI-03
www.icst.com/products/hiperclocks.html
2
REV 。一个2003年4月29日
