初步
集成
电路
系统公司
ICS853017
Q
UAD
, 1-
TO
-1
D
。微分
-
TO
-2.5V / 3.3V / 5V LVPECL / ECL
ECEIVER
这里建议的仅是例子。如果驱动程序是从AN-
其他供应商，使用他们的终端建议。请
与驱动组件的供应商协商以确认
司机终止要求。
LVPECL
LOCK
I
NPUT
I
覆盖整个院落
该PCLKx / nPCLKx接受LVPECL ， CML ， SSTL等
差分信号。双方V
摇摆
和V
OH
必须满足V
PP
和V
CMR
输入要求。
图4A至4E
显示接口
为HiPerClockS PCLKx / nPCLKx输入的人脸的例子
通过最普通的驱动器的类型来驱动。输入接口
3.3V
3.3V
3.3V
R1
50
CML
ZO = 50欧姆
PCLK
ZO = 60欧姆
2.5V
3.3V
2.5V
R3
120
SSTL
R2
50
R4
120
PCLK
ZO = 60欧姆
ZO = 50欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
NPCLK
HiPerClockS
PCLK / nPCLK
R1
120
R2
120
F
IGURE
4A 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
CML
河
F
IGURE
4B 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
SSTL
河
3.3V
3.3V
3.3V
3.3V
3.3V
R3
125
R4
125
PCLK
3.3V
ZO = 50欧姆
LVDS
R5
100
ZO = 50欧姆
C1
R3
1K
R4
1K
PCLK
C2
ZO = 50欧姆
NPCLK
LVPECL
R1
84
R2
84
HiPerClockS
输入
ZO = 50欧姆
NPCLK
HiPerClockS
PC L·K / N PC LK
R1
1K
R2
1K
F
IGURE
4C 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL
河
F
IGURE
4D 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVDS
河
3.3V
3.3V
3.3V
3.3V LVPECL
ZO = 50欧姆
C1
R3
84
R4
84
PCLK
ZO = 50欧姆
C2
NPCLK
HiPerClockS
PCLK / nPCLK
R5
100 - 200
R6
100 - 200
R1
125
R2
125
F
IGURE
4E 。
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL
河流
AC - C
OUPLE
853017AM
www.icst.com/products/hiperclocks.html
9
REV 。一个2004年4月21日
