集成
电路
系统公司
ICS8547
H
EX
, L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVDS
LOCK
B
UFFERS
TYPE
产量
产量
输入
输入
输入
输入
产量
产量
动力
动力
动力
输入
输入
产量
产量
产量
产量
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
上拉
下拉
上拉
下拉
下拉
上拉
下拉
上拉
上拉
下拉
下拉
上拉
描述
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
INVER婷差分时钟输入。
非INVER婷差分时钟输入。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
输出电源引脚。
电源接地。
核心供电引脚。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
INVER婷差分时钟输入。
非INVER婷差分时钟输入。
非INVER婷差分时钟输入。
INVER婷差分时钟输入。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
INVER婷差分时钟输入。
非INVER婷差分时钟输入。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5
6
7
8
9, 10
11, 12
13, 24, 37, 48
14, 23, 38, 47
15, 22, 39, 46
16
17
18, 19
20, 21
25, 26
27, 28
29
30
31
32
33, 34
35, 36
40, 41
42, 43
44
45
名字
Q4A ， nQ4A
nQ4B ， Q4B
nCLK4
CLK4
CLK5
nCLK5
Q5B ， nQ5B
nQ5A ， Q5A
V
DDO
GND
V
DD
CLK0
nCLK0
Q0A ， nQ0A
nQ0B ， Q0B
Q1A ， nQ1A
nQ1B ， Q1B
nCLK1
CLK1
CLK2
nCLK2
Q2B ， nQ2B
nQ2A ， Q2A
Q3B ， nQ3B
nQ3A ， Q3A
nCLK3
CLK3
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
ICS8547AY
www.icst.com/products/hiperclocks.html
2
REV 。一2003年2月4日
