位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第894页 > ICS843034AY-01LFT > ICS843034AY-01LFT PDF资料 > ICS843034AY-01LFT PDF资料2第4页
初步
集成
电路
系统公司
ICS843034-01
F
EMTO
C
锁
M
ULTI
-R
吃
LVPECL F
Characteristic低频
S
YNTHESIZER
TYPE
输入
输入
输入
输入
输入
输入
动力
输入
输入
动力
产量
产量
动力
产量
动力
产量
动力
输入
上拉/
下拉
上拉
描述
M分频器输入。数据锁存nP_LOAD低到高trnsition
下拉
输入。 LVCMOS / LVTTL interfac水平。
上拉
决定输出分频值如表3C定义，
下拉式功能表。 LVCMOS / LVTTL接口电平。
输出使能。控制启用和禁用REF_CLK输出。
LVCMOS / LVTTL接口电平。
输出使能。控制启用和禁用FOUTA0的，
nFOUTA0输出。 LVCMOS / LVTTL接口电平。
输出使能。控制启用和禁用FOUTB0的，
nFOUTB0输出。 LVCMOS / LVTTL接口电平。
核心供电引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 3
4
5
6
7
8, 14
9, 10
11
12, 24
13
15, 16
17
18, 19
20
21
22
23
名字
M8
NB0 ， NB1
NB2
OE_REF
OE_A
OE_B
V
CC
NA0 ， NA1
NA2
V
EE
TEST
FOUTA0,
nFOUTA0
V
CCO_A
FOUTB0,
nFOUTB0
V
CCO_B
REF_CLK
V
CCO_REF
P_DIV
下拉
上拉
上拉
决定输出分频值如表3C定义，
下拉式功能表。 LVCMOS / LVTTL接口电平。
负电源引脚。
测试输出是活跃在运行的串行模式。
输出低电平驱动并联模式。
LVCMOS / LVTTL接口电平。
差分输出的合成器。 LVPECL接口电平。
输出电源引脚FOUTA0 ， nFOUTA0 。
差分输出的合成器。 LVPECL接口电平。
输出电源引脚FOUTB0 ， nFOUTB0 。
参考时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚REF_CLK 。
输入分频选择。浮= 1 ÷ （默认） ， 1 =
÷
4, 0 = ÷8.
LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平，迫使内部
分频器复位造成真正的输出FOUTx走低，
INVER泰德输出nFOUTx变高。当逻辑低电平时，内部
分频器和输出被使能。 MR的阿瑟化不
影响加载的M，N和T的值。 LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到移位寄存器中
上S_CLOCK的上升沿。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。取样的上升沿数据
的S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
25
MR
输入
下拉
26
27
28
29
30, 31
32
33, 34
35, 36
37
38
S_CLOCK
S-DATA
S_LOAD
V
CCA
SEL0 ， SEL1
TEST_CLK
XTAL_IN0,
XTAL_OUT0
XTAL_IN1,
XTAL_OUT1
CLK
NCLK
输入
输入
输入
动力
输入
输入
输入
输入
输入
输入
下拉
下拉
下拉
下拉时钟选择输入。 LVCMOS / LVTTL接口电平。
下拉测试时钟输入。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。
CR振荡器，石英晶体界面。
下拉非INVER婷差分时钟输入。
上拉/
INVER婷差分时钟input.V
CC
/ 2时默认悬空。
下拉
www.icst.com/products/hiperclocks.html
4
REV 。 2005年11月28日
续下页...
843034AY-01
