集成
电路
系统公司
ICS84321I
260MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
A
PPLICATION
I
载文信息
T
发芽FOR
LVPECL
UTPUTS
下面示出的时钟布局拓扑结构是一个典型的端接
重刑LVPECL输出。提到的两个不同的布局
建议仅作为指导方针。
FOUT和nFOUT低阻抗跟随输出，
产生ECL / LVPECL兼容的输出。因此，端端接
荷兰国际集团电阻器（直流电流路径接地）或电流源
必须用于功能性。这些输出被设计成
驱动50Ω传输线。匹配阻抗技术
应使用以最大化操作次数最小化
信号失真。
图2A和2B
显示两个不同的布局
这些建议仅作为指导。其它合适的时钟
布局可能存在，它会建议董事会
设计师模拟，以保证兼容所有印刷
电路和时钟组件的工艺变化。
3.3V
Z
o
= 50
125
FOUT
鳍
125
Z
o
= 50
FOUT
鳍
Z
o
= 50
50
1
Z
o
(V
OH
+ V
OL
/ V
CC
– 2) – 2
50
V
CC
- 2V
RTT
Z
o
= 50
84
84
RTT =
F
IGURE
2A 。 LVPECL
安输出
T
发芽
F
IGURE
2B 。 LVPECL
安输出
T
发芽
C
RYSTAL
I
NPUT
I
覆盖整个院落
该ICS84321I的特点与18pF之并联谐振
恶性晶体。中示出的电容值
科幻gure 3
以下是
确定使用的是25MHz的， 18pF之并联谐振晶体和
被选择以最小化ppm误差。这些相同的电容
值将调整任何18pF之并联谐振晶体过频
14MHz的昆西范围为40MHz ，提供其他参
在指定的ETERS
表6
水晶特点，是满意的。
XTAL2
C1
18p
X1
18pF之平行惊魂实达
XTAL1
C2
22p
ICS84321
图3.
RYSTAL
I
NPU
T I
覆盖整个院落
84321AYI
www.icst.com/products/hiperclocks.html
9
REV 。一2003年10月10日
