位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第506页 > ICS8432BK-51T > ICS8432BK-51T PDF资料 > ICS8432BK-51T PDF资料2第9页
初步
集成
电路
系统公司
ICS8432-51K
700MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
被选择以最小化ppm误差。最佳C1和C2
值可以稍微调整不同的电路板布局。
C
RYSTAL
I
NPUT
I
覆盖整个院落
该ICS8432-51K的特点与18pF之并联谐振
晶体。的电容值，C1和C2 ，如图
科幻gure 3
下面
使用25MHz的， 18pF之并联谐振晶体进行了测定，并
XTAL2
C1
22p
X1
18pF之平行惊魂实达
XTAL1
C2
22p
图3.
RYSTAL
I
NPU
T I
覆盖整个院落
T
发芽FOR
LVPECL
UTPUTS
下面示出的时钟布局拓扑结构是一个典型的端接
重刑LVPECL输出。提到的两个不同的布局
建议仅作为指导方针。
FOUTx和nFOUTx低阻抗跟随输出，
产生ECL / LVPECL兼容的输出。因此，端端接
荷兰国际集团电阻器（直流电流路径接地）或电流源
必须用于功能性。这些输出被设计成
驱动50Ω传输线。匹配阻抗技术
应使用以最大化操作次数最小化
信号失真。
图4A和4B
显示两个不同的布局
这些建议仅作为指导。其它合适的时钟
布局可能存在，它会建议董事会
设计师模拟，以保证兼容所有印刷
电路和时钟组件的工艺变化。
3.3V
Z
o
= 50
125
FOUT
鳍
125
Z
o
= 50
FOUT
鳍
Z
o
= 50
50
1
RTT =
Z
((V
OH
+ V
OL
) / (V
CC
– 2)) – 2
o
50
V
CC
- 2V
RTT
Z
o
= 50
84
84
F
IGURE
4A 。 LVPECL
安输出
T
发芽
8432BK-51
F
IGURE
4B 。 LVPECL
安输出
T
发芽
REV 。一个2004年3月22日
www.icst.com/products/hiperclocks.html
9
